Informe Lógica Combinacional y Conceptos Básicos FPGA y Verilog
Juan Felipe Guevara Rodrı́guez, Hair Sebastián López Criollo, Brajhan Andrés Urián Flórez
I. E NTRADAS IV. I NTERRUPTORES
El dispositivo tiene 5 entradas, A y B que son de 3 bits, La fpga tiene disponibles 8 interruptores, y la disposición Cin que siempre se mantendrá en cero y Selec0 y Selec1 fue la siguiente: que son de 1 bit. 1) Los 3 bits de la entrada A son SW0, SW1 y SW2. Donde cada interruptor corresponde a los pesos, es decir SW0 es 20 , SW1 es 21 y SW2 es 22 II. M ÓDULOS 2) Los 3 bits de la entrada B son SW3, SW4 y SW5. 1) El comparador, tiene como función comparar los dos Funcionan igual que en la entrada A, explicada ante- valores ingresados, luego muestra solamente el valor riormente. mayor en la pantalla, su salida es de 6 bits. 3) Select0 y Select1 son SW6 y SW7 respectivamente. 2) Módulo de paridad, su función es determinar si el Estos últimos dos, son los que seleccionan el módulo, valor, o los valores ingresados tienen una cantidad par cuando están en la posición 0, está seleccionado el módulo o impar de unos, la pantalla muestra un 1 si tiene un de sumador, cuando están los dos en la posición 1, está número impar de unos y un 0 si tiene un número par seleccionado el módulo de paridad, cuando SW6 está en 0 y de unos. Por ejemplo, al ingresar el número 4, que en SW7 en 1, se selecciona el módulo del restador y por último, binario serı́a 0100, en la pantalla saldrı́a un uno. cuando SW6 está en 1 y SW7 en 0 se selecciona el modulo 3) El sumador(msum), tiene un bloque en su interior de comparación. llamado sumc, que es quien se encarga de hacer la V. F UNCIONAMIENTO DEL 7 SEGMENTOS operación de suma de 1 bit. Y el módulo msum repite este proceso 3 veces. La señal que sale del Mux tiene 6 bits, ası́ que para que 4) El restador(mrest), su función es realizar la operación el display de 7 segmentos pueda funcionar correctamente, es de resta entre los valores ingresados. Los bloques necesario el uso de un decodificador que convierta la señal rest 1 representan la estructura condicional: en caso de salida en 8 bits, para una mejor explicación se tomará de que el quinto bit de rest (salida del restador) sea una lı́nea de código. 1, (lo que indica que hay un número negativo) los bit (Sal==6’b000001) ? 8’b11111001://+ La parte de la 1, 2 y 3 toman los valores de la salida del bloque izquierda de la lı́nea de código, muestra seis números en magnitud, los demás bit de rest 1 corresponden a los código binario, los seis bits que serán convertidos en ocho bit de rest. Si el quinto bit de rest es 0, los bit de bits. Donde los primeros cuatro bits, de derecha a izquierda, rest 1 son iguales a los bit de rest. Ası́ pues la salida son la magnitud del número que dio como resultado de la del bloque mag (que es magnitud) sólo se usa cuando operación. El quinto bit indica si el número es negativo o el número es negativo, ya que calcula su valor absoluto, no, cosa que puede ser posible por la resta, si es negativo se sin embargo en caso de que su entrada sea positiva, la indica con un 1, de lo contrario va un 0. El último bit, es el salida no corresponderá a la magnitud verdadera por que se encarga de la igualdad. lo que es necesario realizar el condicional mencionado Ahora bien, la parte de la derecha indica la disposición de anteriormente. los led’s en el 7 segmentos, que trabaja con lógica negativa, se encienden con un0, y permanecen apagados con un 1. Los 7 bits de derecha a izquierda encienden los led’s. El III. C ONEXIONES 7 segmentos tiene una letra para cada segmento como se Las entradas A y B se conectan a los 4 módulos, com- muestra en la siguiente figura. parador, msum, mrest y paridad. El Cin en cambio sólo va a 2 de los módulos, msum y mrest. Mientras que las entradas restantes, Selec0 y Selec1 se conectan directo a cada bloque del Mux, al igual que cada módulo, estos van a los bloques que tiene el multiplexor en su interior, que en total son 4. Como las salidas de los módulos son de 6 bits, la salida del Mux es también de 6 bits, por eso esta salida se conecta al Fig. 1. Configuración 7 segmentos dec, que luego de procesarla genera una salida de 8 bits para que el 7segmentos pueda interpretar la señal y encender los Por lo tanto en el ejemplo que se presentó, sólo estarán led’s requeridos. encendidos los segmentos que pertenecen a las letras b y c, formando un 1. Y el último bit, es el encargado de encender al punto, cuando se trata de un número negativo.