Pic 18F4550

Principales caracter�sticas del Pic 18F4550

Microcontrolador con m�dulo USB 2.0. Soporta Low speed 1.5Mb/s y full speed
12Mb/s.
1kB de memoria de doble acceso v�a USB
35 pines I/O disponibles
Memoria de programa flash de 32 kB
RAM de 2048 Bytes
EEPROM de datos de 256 Bytes
Velocidad de la CPU 12 MIPS
Oscilador externo de dos modos hasta 48 MHz
Oscilador interno selecionable entre 8 frecuencias desde 31kHz hasta 8MHz
Oscilador secundario con Timer 1 de hasta 32kHz
Opciones de oscilador dual permiten que la velocidad de la CPU y del m�dulo USB
sean diferentes
ADC de 10 bits y 13 canales
Tecnolog�a nanoWatt que brinda caracter�sticas y funciones de bajo consumo y
ahorro de energ�a
Voltaje de operaci�n 4.2V a 5.5V
4 Timer(desde Timer0 a Timer3). Uno de 8 bits y 3 de 16 bits
2 m�dulos de captura/comparaci�n/PWM
EUSART, SPP, SPI, I�C.
20 fuentes de interrupciones (3 externas)
Resistencias de pull-ups en el puerto B programables
Funci�n del pin MCLR opcional
Brown-out Reset de valor programable
Power-on Reset
Power-up Timer y Oscillator Start-up Timer
Soporta 100,000 ciclos de borrado/escritura en memoria flash
Soporta 1,000,000 ciclos de borrado/escritura en memoria EEPROM
Retenci�n de datos mayor a 40 a�os
Protecci�n de c�digo y datos programable
Encapsulado DIP de 40 pines

Despu�s de analizar las principales caracter�sticas del dispositivo , nos

introduciremos mas a fondo en �l, tal y como hicimos en la entrada del PIC 16F877.
En la siguiente captura podemos ver una tabla comparativa entre varios dispositivos
de la familia, as� como sus principales caracter�sticas.

Detallado de Pines

Como se puede apreciar en la imagen tiene cierta similitud a la disposici�n de

pines del Pic 16F877.

Arquitectura del Pic

Como expliqu� en la entrada del Pic 16F877 existen dos tipos de arquitecturas la de
Von Newman y la tipo Hardvard.
El Pic 18F4550 posee una arquitectura tipo Hardvard, ya que dispone de diferentes
buses para acceder a la memoria de programa o a la memoria de datos. Esto nos da la
opci�n de acceder a la memoria de datos para ejecutar una instrucci�n, mientras se
lee de la memoria de programa la siguiente instrucci�n. Es decir, podemos acceder
de forma simult�nea a ambas memorias.

El Bus de memoria de programa: Est� formado por 21 l�neas de direcci�n,16 lineas

para instrucciones y 8 lineas para datos.

El Bus de memoria de datos: Compuesto por 12 l�neas de direcci�n y 8 l�neas de

datos.

Estructura Interna del Pic

Dentro del datasheet del dispositivo podemos encontrar un diagrama de bloques que
nos explica la arquitectura interna que tiene el Pic 18F4550.

Como podemos ver en la imagen este modelo de Pic es bastante completo, cuenta con
una serie de elementos como: la memoria de programa, memoria de datos,contadores,
puertos I/O, latch de direcci�n, datos...

Organizaci�n de la memoria

La memoria del Pic se divide en: Memoria RAM de datos, memoria de programa, memoria
EEprom de datos, la pila y memoria de configuraci�n

Memoria de datos

Cuenta con una memoria de RAM de datos de 2048 bytes, (8 de los bancos de 256
bytes).
Tambi�n cuenta con 160 bytes dedicados a los SFR's(Registros de funci�n especial)
los cuales se encuentran en la parte alta del banco 15.
Como se puede ver en la imagen la memoria RAM de datos se compone por GPR's o
registros de prop�sito general y SFR's o registros de funci�n especial.
Es la encargada de almacenar datos de forma temporal durante la ejecuci�n del
programa.

Para acceder a un Byte de la memoria de datos en primer lugar seleccionaremos el

banco mediante el BSR(Bank Selector Register) y a continuaci�n se disecciona el
byte dentro del banco.

Memoria de programa

El Pic 18F4550 cuenta con una memoria de programa de 32K (32768 bytes). Es una
memoria tipo Flash.
Esta memoria es la que se encarga de almacenar las instrucciones, constantes y
datos.
La podemos escribir o leer con un programador externo o en ejecuci�n.

Memoria EEprom de datos

Es una memoria no volatil en la que se almacenan los datos en ausencia de tensi�n.
Cuatro SFR son usados para la escritura y lectura de la EEPROM:
EECON1 y EECON2(controlan el acceso a los datos de la memoria EEPROM).
EEDATA y EEADR(ordenan la escritura/lectura y la direcci�n).

La pila o Stack
Es un bloque de memoria RAM independiente de 31 palabras de 21 bits en la cual se
almacena de una forma temporal el valor del Contador de Programa(Program Counter)
cuando se produce una llamada a subrutina o interrupci�n.

Memoria de configuraci�n
Es un bloque de memoria situado a partir de la posici�n 30000H en la memoria de
programa donde se almacenan:

Bits de configuraci�n. Contenidos en 12 bytes de memoria flash donde se

almacenan varias opciones de configuraci�n: opciones del oscilador, reset,
watchdog, circuiteria de depuraci�n y programaci�n... Estos bits pueden ser
modificados.

Registros de identificaci�n. Contienen informaci�n del modelo y revisi�n del

dispositivo. Son registros de lectura

Ciclo m�quina y ciclo de instrucci�n

Al igual que explique en el Pic 16F877, en el Pic 18F4550 la mayor�a de las

instrucciones tambi�n se ejecutan en un solo ciclo m�quina.

El ciclo de instrucci�n
Un ciclo de instrucci�n comprende cuatro ciclos Q(desde Q1 hasta Q4), tal y como se
puede apreciar en la imagen.
En la captura tambi�n se puede observar el esquem�tico del proceso Pipeline el cual
es un sistema que nos permite ejecutar una instrucci�n(acceso a la memoria de
datos), mientras se lee de la memoria de programa la siguiente instrucci�n.