Universidad Tecnológica del Perú

Circuitos Lógicos Secuenciales

Laboratorio Dirigido N°2

Contadores Binarios
PROFESOR: CIRIACO MARTINEZ, CESAR AUGUSTO
ALUMNO: DANIEL LOZANO HUAMAN

2019-1
 Contadores Binarios

Objetivo:

“Implementación de contadores binarios asíncronos y síncronos”

En este laboratorio se va a implementar y observar el funcionamiento de los contadores

asíncronos y síncronos basados en flip-flops y también el uso de circuitos integrados
contadores comerciales.

INTRODUCCION

En la actualidad, los sistemas digitales son muy utilizados y variados para diferentes tipos de
aplicaciones las cuales en su mayoría son aplicadas en la industria y en mayor parte de los
equipos electrónicos.
Es por esto que es necesario saber a grandes rasgos las aplicaciones, y como funcionan los
diferentes tipos de sistemas digitales, así nosotros poder desarrollar la capacidad de aplicar y de
poder trabajar con ellos sin ningún tipo de dificultad.
En este informe se dará a conocer una de las aplicaciones más importantes de los flip flops
j-k la cual es contar.
I. Pre-laboratorio

a. ¿Qué es un contador síncrono y asíncrono?

Contadores asíncronos
Es aquel donde cada salida de los FF sirve como señal de entrada CK para el
siguiente FF. Esto se debe a que todos los FF no cambian en sincronía exacta con
las pulsaciones de reloj, solo el primero
responde al tren de pulsos, los siguientes
tienen que esperar a que los anteriores
cambien de estado antes de que se activen
Son aquéllos en que el impulso de conteo
no se recibe simultáneamente en las
entradas CLK de todos los biestables. En la
Figura N°1 podemos ver un contador
asíncrono. También aparecen los
cronogramas de las señales de salida.

Fig. N°1
Contadores síncronos.
Los pulsos de reloj (que son los pulsos a contar) activan las entradas CLK de
todos los biestables al mismo tiempo (de ahí su nombre). Se elimina el problema
del retardo, con lo que se puede trabajar a frecuencias mayores.
Sólo el primer biestable tienen
sus entradas a "1". Las
restantes entradas son
excitadas por productos de las
salidas de los propios
biestables. Vamos a ver cómo
se diseña un contador síncrono
a partir del diseño de circuitos
secuenciales. Ver fig N°2
Fig N°2
Como se puede notar la diferencia los sistemas asíncronos los FF no están
conectados al mismo reloj, por lo que no cambian simultáneamente. La señal de
reloj sólo ataca al flip-flop que representa al BIT menos significativo. Los otros FF
se conectan en cascada sirviendo su salida de reloj para el siguiente, hasta llegar
 al BIT más significativo, en cuanto a los contadores síncrono cada FF esta
conectado a la misma señal de reloj.

b.
¿Cómo funciona el circuito integrado 74LS93?
Es un integrado formado por 4 flip flops J-K. Tiene la particularidad de que tiene
el Flip Flop menos significativo con salida y funcionamiento independiente de los
otros 3. Por lo tanto pueden implementarse contadores de 3 bits ó de 4 bits.

c. ¿Cómo funciona el circuito integrado 74LS193?

Es un contador ascendente y descendente preiniciable modulo 16 por lo tanto
puede inicializar desde un valor fijado y empezar a contar.

d. Simulación de un circuito contador asíncrono y sincrono construido en base

a flip flops tipo J-K.
Implementación de un contador asíncrono de 3 bits en base a Flip-Flops tipo J-K.
La Figura 1, muestra un circuito contador asíncrono de 3 bits, implementado con Flip Flops
tipo J-K genéricos del Quartus.

Figura 1 Contador de 3 bits asíncrono, construido a base de Flip Flops

1
Hoja de datos 74LS93: http://pdf.datasheetcatalog.com/datasheets/480/332324_DS.pdf
2
Hoja de datos 74LS193: http://www.ti.com/lit/ds/symlink/sn74ls193.pdf

3
En las librerías del Quartus, no hay un símbolo genérico de FF tipo JK con las salidas Q y Qn habilitadas, solo
hay FFs con una salida Q, es por eso que se requiere un negador, para producir el Qn.
 Escuela de Electrónica

 Construir el circuito de la Figura 1 utilizando el quartus, y realizar la simulación

funcional del diseño del circuito, utilizando las señales de estímulo de la Figura 2.

Figura 2 Señales de estímulo para el circuito.

 Obtenga la forma de onda de las señales Q2, Q1 y Q0 y realizar una captura de

pantalla de los resultados.
Implementación de un contador síncrono de 3 bits en base a Flip-Flops tipo J-K.

La Figura 3, muestra un circuito contador síncrono de 3 bits, implementado con flip-flop

tipo J-K.
Figura 3 Contador Síncrono de 3 bits.

• Construir el circuito de la Figura 3, y realizar la simulación funcional del diseño del circuito, utilizando las
señales de estímulo de la Figura 4.

Figura 4 Señales de estímulo para el circuito.

• Obtenga la forma de onda de las señales Q2, Q1 y Q0 y realizar una captura de pantalla de los
resultados.
 II. Desarrollo del laboratorio dirigido.
a) Experiencia 1. Implementación de un divisor de frecuencia utilizando compuertas
lógicas y flip flops.
Armar el circuito de la figura 5 y con la ayuda de un osciloscopio, determinar las formas de
onda de salida en los puntos A y B con respecto a CLK.

Figura 5 Divisor de frecuencia con flip flops

Tabla 1 Diagrama de tiempos

CLK

Ajustar el potenciómetro R2, para generar frecuencias de 1Hz, 3Hz, 8Hz, 10Hz y luego

determinar la frecuencia de salida en los puntos A y B para los siguientes casos:

CLK A B
1Hz
3Hz
8Hz
10Hz
 Escuela de Electrónica

b) Experiencia 2. Implementación de un contador binario usando flip flops.

Armar el circuito de la figura 6 y con la ayuda de un osciloscopio, ajustar el potenciómetro
R2 a una frecuencia de 10Hz y determinar la secuencia binaria en los puntos A y B con
respecto a la señal CLK.

Figura 6 Contador binario de 2 bits

Tabla 2 Diagrama de tiempos

CLK

B
c) Experiencia 3. Implementación de un contador binario usando el lenguaje VHDL.
Diseñar y simular un contador binario de 2 bits usando el lenguaje VHDL, con las siguientes
especificaciones de diseño:

Contador binario

RST_I Q1

CLK_I
Q Q0

Figura 7 Especificaciones de diseño

Donde:
RST_I, es una señal de entrada de Reset, activa con un nivel lógico alto.

CLK_I, es una señal de entrada de Reloj, que realiza cambios cada flanco de subida.
Q1 y Q0, son las salidas del contador binario de 2 bits, Q1 es el bit más significativo.
Procedimiento para el diseño y la simulación en el Quartus II:

1. Abrir el Quartus II.

2. Descripción del diseño
a. Crear un nuevo archivo *.HDL
b. Realizar la descripción de hardware para el diseño solicitado, utilizando el
lenguaje VHDL. Se le recomienda usar la siguiente plantilla de la figura 8.

Figura 8 Plantilla del contador binario de 2 bits

c. Realizar el chequeo de sintaxis. Si hay algún error de sintaxis, regresar al

punto 2.b y revisar el panel de mensajes del quartus II , luego identificar y
corregir el error.
 d. Realizar el proceso de síntesis del diseño. Si hay algún error, revisar el panel
de mensajes, identificar el error y corregirlo.

d. Abrir el RTL del diseño.

3. Simulación
a. Crear las señales de estímulos de entrada utilizando la herramienta
“Simulator Waveformer Editor” del Quartus.
b. Verificar el funcionamiento. Si NO cumple con el funcionamiento deseado
regresar al punto 2.b para revisión.
4. Fin de proceso de simulación.
De la experiencia realizada, responda las siguientes preguntas:
a) ¿Cuántos flip flops se requieren para obtener un circuito divisor por 32?
Se requiere de 5 flip flops j-k.

b) ¿Cuántos flip-flops son necesarios para generar una secuencia binaria que
represente los números decimales de 0 a 15?
Se necesita 4 flip-flops J-K para realizar el conteo del 0 al 15

c) ¿Por qué no se crearon flip flops en el lenguaje VHDL?

 Escuela de Electrónica
III. Post-laboratorio.

a) Continuando el proceso de diseño de la experiencia N°3, generar los archivos de

programación para el FPGA y luego implementarlo en la tarjeta de desarrollo DE1-SoC.
Realizar los siguientes pasos:
5. Programación
a. Asignar los pines de entrada y salida al diseño, utilizado la herramienta del
PIN PLANNER del Quartus (ver figura 9).
b. Generar el archivo de programación (*.sof)
c. Conectar, encender y programar el FPGA.
d. Verificar el funcionamiento en la Tarjeta DE1-SOC. Si NO cumple con el
funcionamiento deseado regresar al punto 5.a o al punto 2.b(Experiencia 3)
para revisión.
6. Fin de proceso de diseño.

Q RST_I CLK_I
( Q1 y Q0 )

Figura 9 Determinación de las entradas y salidas en la tarjeta DE1-SOC

“Buscar en el manual de la DE1 SOC, los pines de la FPGA que están conectados a
los pulsadores (KEY) y Leds de la DE1-SOC”.
b) Diseñar y simular un contador de binario de 4 bits utilizando el lenguaje VHDL.
c) Diseñar y simular un contador de binario de 6 bits utilizando el lenguaje VHDL.
 ANALISIS DE RESULTADO

Como se ha comentó con anterioridad los sistemas secuenciales pueden ser de naturaleza síncrona

o asíncrona. Los sistemas síncronos se basan en circuitos que están controlados por un reloj

maestro. En los sistemas asíncronos no existe un reloj común, los estados internos y las salidas

pueden resultar afectados en cualquier momento por un cambio en las entradas.

Como ya se ha estudiado la funcionalidad de los flip-flop en anteriores prácticas se puede realizar un

breve análisis del comportamiento del circuito correspondiente.

CONCLUSION

En los sistemas asincrónicos las salidas de los circuitos lógicos pueden cambiar en cualquier
momento siempre y cuando uno o más de sus entradas cambien.

Un circuito secuencial asíncrono evoluciona ante cualquier cambio en las entradas de forma
inmediata, no tiene periodicidad de funcionamiento, se rige por eventos.

BIBLIOGRAFIA

 http://antiguo.itson.mx/die/eromero/biblioelec/blabsd2/p6_sd2_p02.pdf

 http://www.inf-cr.uclm.es/www/isanchez/teco0910/profesor/tema8.pdf

 www.forosdeelectronica.com/.../contadores-asincronos.htm
 www.unicrom.com/dig_contador_FF_JK_T.asp