Sistemas Multiusuarios

CAPÍTULO 4

Jimmy Camacho Villazón

Docente Titular Ingeniería de Sistemas
 4.1 Definición
Se llaman Sistemas Multiusuarios a aquellos
sistemas que permiten el acceso simultáneo de
dos ó mas usuarios a sus facilidades.

El procesamiento de la información es
CENTRALIZADO, a diferencia de los sistemas de
red en los que el mismo es DISTRIBUIDO.

En un proceso CENTRALIZADO todas las tareas

las realiza el Servidor. En un sistema DISTRIBUIDO
los procesos se distribuyen entre nodos
inteligentes.
 4.2 Características
Un sistema multiusuario está compuesto por:
9 Un servidor central llamado HOST.
9 Terminales de Texto ASCII (Tontas): No
poseen microprocesador y por tanto, no
tienen autonomía propia.
9En la actualidad, los HOST trabajan
sobre topologías de red bajo un
esquema llamado CLIENTE-SERVIDOR
 4.2 Características

Cada usuario del sistema cuenta con

una terminal. Una técnica
denominada sistema de tiempo
compartido suministra el acceso
múltiple al servidor único. El sistema de
tiempo compartido asigna por ciclos
el acceso de los usuarios a la unidad
del procesamiento.
 4.2 Características
MULTIPLEXOR:
9 Para conectar las terminales al HOST es
necesario utilizar canales de datos
separados e individualmente conectados.
9Un multiplexor es un dispositivo de canal
de atención múltiple, capaz de manejar
periféricos. El Multiplexor es responsable de
la multiplexación, que es el proceso que
permite transmitir en forma simultánea
varias solicitudes por un mismo canal.
 4.2 Características
MULTIPLEXOR:
9 El multiplexor se conecta al HOST a través de una
tarjeta. En el otro extremo, cuenta con 8, 16 o 32 puertos
RS-232 a los cuales se conectan una cierta cantidad de
terminales asincrónicas y también impresoras
9 El multiplexor divide su trabajo en dos tareas:
9ATENDEDOR MULTIPLE: Conecta a cada terminal
con el Servidor y la salida desde todas las terminales
es transmitida a través de un solo canal que va
hacia el servidor.
9DEMULTIPLEXER: Demodulador de señal que
reconstruye los datos originados en cada terminal.
MUX INTERNO
MUX EXTERNO
 4.3 Componentes

Multiplexor
4.3 Componentes
Cable Multipar de 8 hilos

Conectores DB25 Conector DB9

4.3 Componentes
Forma de conexión

Multiplexor
Terminales ASCII
Terminales Gráficas (tienen procesador)
 Límites del Diseño
• Cable: Multipar de 8 hilos
• Límites:
– 50 metros con puertos RS-232C en el Multiplexor y la
terminal tonta.
– 300 metros con puertos RS-423 en el Multiplexor y la
terminal tonta.
• Tipo de enlace: Serial (asincrónico)
• Velocidad de Transmisión:
• A terminales: 9.600 Kbps
• 19.200 Kbps
• 38.400 Kbps
• A impresoras: 9.600 Kbps
 Límites del Diseño

Norma Rs-232 (también designado EIA Rs-232c o

V.24) es un estándar para el intercambio binario
serial de los datos un DTE (equipo terminal de
datos) y un DCE (equipo de comunicación de
datos). Se utiliza en puertos seriales del computador
personal.
 Sistema Multiusuario bajo
Protocolo TCP/IP
• Points of interest
Arquitectura CLIENTE - SERVIDOR

Grupo de
Mux trabajo

Hub

Hub
Servidor Switch
 4.4 El Host
El HOST ó servidor central de un sistema
multiusuario, es el encargado de realizar todas
las funciones centralizadas, poniendo al alcance
de las terminales todos los programas, archivos y
periféricos disponibles

El servidor requiere de un procesador de alto nivel

de desempeño, gran cantidad de memoria RAM,
y discos de gran capacidad para hacer posible el
mantenimiento y manipulación de gran cantidad
de archivos, muchos ellos de gran tamaño
 Tecnologías del Host
Estos servidores están construidos con
Arquitectura de Multiprocesador o
Procesamiento Paralelo, que pueden ser:

a. Basado en Tecnología CISC (Intel, AMD)

Complex Instruction Set Computer

b. Basado en Tecnología RISC

 ARQUITECTURAS DE
MULTIPROCESADOR
a. MULTIPROCESAMIENTO SIMÉTRICO
(Symmetric Multiprocessing / SMP). Múltiples procesadores
comparten la memoria RAM y el bus del sistema. Este diseño es
también conocido como estrechamente acoplado (tightly
coupled), o compartiendo todo (shared everything).
 Características del
Multiprocesamiento Simétrico SMP
a. En el caso de los procesadores multinúcleo
(procesadores con varios cores), la arquitectura SMP se
aplica a los núcleos, tratándolos como procesadores
separados.
b. Multithreaded o Multienhebrado. SMP comparte un espacio
único de memoria RAM. Para que los procesadores tengan áreas de
trabajo independientes para cada uno de ellos, se emplean Sistemas
Operativos con Multiconexión (multithreaded operating system),
que les asignan áreas específicas e independientes.
 Características del
Multiprocesamiento Simétrico
c. La memoria global constituye el mayor problema de
SMP: conforme se añaden procesadores, el tráfico en el bus
de memoria se satura, limitando el rendimiento del Servidor
 ARQUITECTURAS DE
MULTIPROCESADOR
b. PROCESAMIENTO MASIVAMENTE PARALELO
(Massively parallel processing / MPP). Para evitar los cuellos de
botella en el bus de memoria del SMP, el MPP no utiliza memoria
compartida. En su lugar, distribuye la memoria RAM entre los
procesadores. Debido a la distribución dispersa de los recursos
RAM, se llama también dispersamente acoplada (loosely
coupled), o compartiendo nada (shared nothing)
 Características del MMP

a. MPP consta de varias unidades de procesamiento

básicamente independientes. Cada una de estas unidades,
conocida como "nodo", es una computadora en sí misma:
cuenta con su propio procesador, memoria no compartida, y
que se comunica con las demás unidades de procesamiento a
través de un canal provisto exclusivamente para este propósito

b. Para tener acceso a información fuera de su propia área de

memoria, los nodos se comunican entre sí, empleando un esquema
de paso de mensajes. Esto resuelve el problema de saturación del
bus de comunicaciones y puede escalarse a varios cientos o miles
de procesadores.
 Características del MMP

c. Rendimiento escalable:
 ARQUITECTURAS DE
MULTIPROCESADOR
c. PROCESAMIENTO PARALELO ESCALABLE
(Scalable parallel processing / SPP), es un híbrido de SMP y MPP, que
utiliza una memoria jerárquica de dos niveles para alcanzar la
escalabilidad. Se forma por medio de CLUSTERS.
 4.4.1 Servidores basados en CISC

Se basan en TECNOLOGÍA x86

(Intel, AMD)

Deben tener las características de

un Servidor de Misión Crítica,
relativos a Arquitectura,
Procesador, Memoria,
Almacenamiento y Redundancia.
 4.5 TECNOLOGÍA RISC

RISC -- REDUCED INSTRUCTION SET COMPUTING

80% DE LAS 70%

APLICACIONES
COMUNES CONJUNTO REDUCIDO
CONJUNTO DE APLICACIONES
OFRECIDO POR UN PROCESADOR
CONVENCIONAL
20% RESTANTE
PUEDE SER SUSTITUIDO 30%
POR COMBINACIONES
DEL CONJUNTO MAYOR
 4.5.3 Características de RISC
RISC tiene las siguientes ventajas sobre la tecnología convencional:
- Mayor Velocidad
- Facilidad de reducción a escala
Desventajas: Más instrucciones de máquina por programa.
Ventajas y desventajas contrapuestas ocasionan RENDIMIENTO PROMEDIO 5 a 10
VECES MAYOR QUE UN EQUIPO CONVENCIONAL:

5 veces, cuando se trata de aplicaciones que hacen uso intensivo de disco

(Ej. Bases de Datos).
10 veces, cuando se trata de aplicaciones que hacen uso intensivo de CPU
(Ej. Aplicaciones numéricas, gráficas o científicas).

TECNO LO G ÍA RISC
TECNO LO G ÍA CISC
 4.5.4 Diseño de RISC

El diseño se basa en el siguiente modelo:

-Reducir al mínimo el número de instrucciones que

ocasionan programas más largos y, en principio, más
lentos en su ejecución.
-La Unidad de Control podrá ser mucho más sencilla, y
su implementación en los niveles inferiores (desde el de
micromáquina hasta el de dispositivo) podrá, para el
mismo espacio físico (o sea, superficie de circuito
integrado), ser mucho más eficaz.
 4.5.4 Diseño de RISC

En términos cuantitativos, se debe lograr un

servidor más rápido (minimizar T):
Donde:
T= Tiempo de Ejecución de un programa
T = I x CPI
I = Número de Instrucciones
F CPI = Ciclos por Instrucción
F = Frecuencia o Velocidad de Reloj

Para CISC la clave es: F T

Para RISC la clave es: I CPI T

 4.5.5 Resultados del Diseño RISC

El diseño da los siguientes resultados:

- Trabaja con arquitectura "load store”

- Instrucciones sencillas, con formato regular (32 ó 64 bits)
- La mayoría de las instrucciones se ejecutan en un solo ciclo
de reloj.
- Mayor espacio para incorporar el chip de memoria
- Menor consumo de potencia
- Son más sencillos de programar dada la homogeneidad
de las instrucciones.
 4.6 Rendimiento de RISC

Para mejorar el rendimiento se consideran

simultáneamente:
Influencia en ciclos por instrucción (CPI)
Arquitectura Load/Store
Arquitecturas Superescalares
Influencia en instrucciones por programa (IP)
Arquitectura Load/Store
Compiladores

Influencia en tiempo de ciclo (T)

Instrucciones simples y fáciles de decodificar
 4.6.1 Arquitectura Load/Store

En las arquitecturas CISC las operaciones trabajan

directamente sobre memoria (suman el dato contenido en un
registro con el que hay en una posición de memoria, y lo dejan
en esa posición). Por tanto, acceden varias veces a Memoria
Principal.

La arquitectura load/store reduce el número de

accesos a Memoria Principal para ganar velocidad. Una
instrucción load/store accede una sola vez a memoria:
"load" transfiere un dato de memoria a un registro, mientras
que "store" escribe el contenido de un registro a memoria.
 4.6.2 Encadenamiento

Es el método que permite encadenar los flujos de

instrucciones en un procesador.

La ejecución de una instrucción se puede dividir en distintas

fases, que se pueden ejecutar independientemente, en
regiones distintas del procesador.
Un conjunto de instrucciones de puede ejecutar:
•a. Secuencialmente, es decir, una detrás de otra.
•b. En paralelo. Para conseguir esto, se usa el
encadenamiento, que consiste en aprovechar las
regiones inactivas para ejecutar fases de las
instrucciones siguientes.
 4.6.2 Encadenamiento

Una instrucción se puede dividir en las siguientes fases

• I: lectura
• D: decodificación y cálculo de la Dirección Efectiva (DE)
• O: lectura/escritura del operando
• E: Ejecución
En el caso de CISC:
I1 D1 O1 E1 I2 D2 O2 E2 I3 D3 O3 E3 .......

Encadenamiento en RISC:
 4.6.3 Arquitectura SuperEscalar

Permite hacer paralelas las mismas etapas sobre

instrucciones diferentes. Un procesador superescalar puede
ejecutar más de una instrucción a la vez. Para esto es necesario
que existan varias unidades aritmético-lógicas, de punto flotante y
de control.
Encadenamiento en RISC Super Escalar:
 4.6.4 Compilador

Los compiladores intentan disminuir el IP (número de Instrucciones

del Programa). Pueden reordenar las instrucciones y de esta forma
sacar el máximo rendimiento a algunos procesadores.

• Gestión de registros: guarda datos que se acceden con más

frecuencia
• Eliminación de redundancia
• Optimización de bucles: reconoce las expresiones que no
cambian en un bucle y las extrae.
• Reducción de complejidad: reemplaza operaciones caras en
tiempo por otras más sencillas.
• Planificación del encadenamiento: evita la presencia de
escalones vacíos, forzados por conflictos, en el encadenamiento
 4.7 Sparc

Es la realización RISC de SUN Microsystems.

Significa Scalable Processor ARChitecture
(Arquitectura Escalable de Procesador)

La familia actual se llama ULTRA Sparc

 LINEAS DE PRODUCTOS
Data Center, Aplicaciones y Borde de la Red
Sun RayTM Ultra-Thin Clients
 What is a Sun Ray?
A desktop appliance that equals the
telephone model

=
 Sun Java Desktop on Solaris & Linux

Windows Desktop GNOME

Internet Explorer Mozilla
Outlook Evolution
Microsoft Office StarOffice
MSN Instant
GAIM
Messenger
.NET Java
DHS Warnings JavaCard
MS Windows/Office Sun Java Desktop
 ENTRY LEVEL SERVERS
Escalabilidad Horizontal e
Innovación Lider con Bajo Costo
ƒ

ƒ Solaris sobre 64-bit y 32-bit

ƒ Plataforma Blades Abierta
ƒ N1, SW de virtualización y
provisionamiento
ƒ Throughput Computing

1
Sun Fire
V880
Sun Fire
V480
Sun Fire
280R
Sun Netra
20
Sun Fire
V210/V240
Sun V60x/V65x
Sun Blade
1500/2000
Sun Fire Workstation
Blades
Sun Blade 150
Sun Fire Workstation
V100/V120
 Midframe and High End
Servers

Sun Fire Sun Fire Sun Fire Sun Fire

E4900 E6900 E20K E25K

CPU/Memory Uniboard
PCI Card
System Controller
I/O Assembly
™
Sun Fireplane Board
Unique Unique
Fans
Power Supply Unique Unique
SOLUCIONES CLUSTER Scalable
Networking LAN/WAN
High Speed
Solaris System
Domains Interconnect

ƒ Hasta 8 nodos Scalable Services

ƒ Funciones de Cluster

Domain C

Domain D
Domain A

Domain B

Domain E
integradas en el Kernel Solaris
ƒ Global cluster file services
ƒ Global cluster device services
ƒ Scalable and global networking Global

services
File System

Global Devices
 N1 Grid Containers
Granularidad en todos los niveles: HW y Sistema Operativo

Containers
A A A Dominios Dinámicos
P P P
P P A P A A A A A
S S P S P P P P P
P P P P P P
S S S S S S Aislamiento
de Fallas
Solaris 8 Solaris 9 Solaris 10

Dominio 1 Dominio 2 Dominio 3

Seguridad
Servidor
 Roadmap definido

SPARC Processor Families Rock

Data
Facing Today
30X
UltraSPARC III UltraSPARC IV UltraSPARC IV+

1X 2X 4X

Niagara
Network
Facing
15Y
UltraSPARC IIIi UltraSPARC IIIi+

1Y 2Y
Features for Resource Management

ƒ Processor Sets

ƒ Solaris Containers

ƒ Solaris Bandwidth Manager

ƒ Solaris™ Live Upgrade

ƒ Solaris JumpStart™
ƒ Solaris Hot Patch
Configuración en Rack

• 32 Servidores
de 1 RU
• 122 Cables
• 1.568 Watts
• 2 días de
Trabajo
 Plataforma
Sun Fire Blade
Flexibilidad y
Posibilidad
de Elegir (x86
y/o Sparc)

Alta Densidad, Diseñados para

una rápida puesta en marcha,
redundancia y alta disponibilidad
en el Borde de la Red
 Plataforma Sun Fire Blade

• 2 Estantes de 16
Blades (6 RU)
• 12 Cables
• 650 Watts
• 2 Horas de
Trabajo
4.7 Comparación Intel-UltraSparc

1. Los servidores RISC soportan más de 128

procesadores en paralelo. Los servidores Intel,
únicamente hasta 8.

2. El desempeño de procesadores Intel,

comparado procesador a procesador es mucho
menor que UltraSparc incluyendo Punto
Flotante, Manejo de Gráficos y Ancho de Banda
del Sistema.
 4.7 Comparación Intel-UltraSparc

3. La funcionalidad de manejo gráfico MMX

incluida en Intel tiene un desempeño inferior al
juego de Instrucciones VIS de UltraSPARC
.Además, VIS incluye instrucciones específicas
para el mejoramiento del desempeño en redes

4. Intel es capaz de direccionar hasta un límite

máximo de 8 GB, que resulta pequeño para
grandes aplicaciones. UltraSPARC direcciona
sin problemas archivos de hasta 2 TB.
Fin del Capítulo

Network
Computer
 Elements Page
Delete this page when done with template