Académique Documents
Professionnel Documents
Culture Documents
LABORATORIO N°4
I. OBJETIVOS
En esta práctica se pretende dar una visión general del transistor de efecto de campo de
unión(JFET), estudiar sus parámetros característicos y sus zonas de funcionamiento; y
finalmente, utilizarlo en una configuración de amplificador para poder analizar las ventajas
e inconvenientes que presentan frente a los transistores bipolares(BJT).
II. MATERIALES
En otras palabras, la corriente IC en la figura 1a es una función directa del nivel de IB. Para
el FET la corriente ID será una función del voltaje VGE aplicado al circuito de entrada como
se muestra en la figura 1b. En cada caso la corriente del circuito de salida la controla un
parámetro del circuito de entrada: en un caso un nivel de corriente, y en el otro un voltaje
aplicado.
1
Circuitos electrónicos I
Un transistor JFET es un dispositivo de tres terminales: compuerta (G), fuente (S) y drenaje
(D). La compuerta es el electrodo de control y el voltaje aplicado a ésta modula o controla
la corriente eléctrica que circula entre la fuente y el drenaje. El semiconductor que une los
terminales de fuente y drenaje constituye lo que se conoce como canal del dispositivo, y en
función de que éste sea tipo P o tipo N, dará lugar a transistores JFET de canal P o JFET
de canal N, respectivamente.
Figura 1. (a) controlado por corriente Figura 2. Símbolos JFET. (a) canal N
(b) controlado por voltaje (b) canal P
2
Circuitos electrónicos I
IV. PROCEDIMIENTO
IDSS es la corriente de saturación que circula por el drenaje cuando VGS=0V. Para medirla,
implemente en el protoboard el circuito que se muestra en la Figura 3 con los respectivos
instrumentos. Esta corriente medida será IDSS, que es característica del JFET.
+32.4v
RD=1K
BF245C D
G
S
+32.4v
IDSS=_________mA
+88.8
IDSS
mA
VGS=_________v
VDS=_________v
RD=1K
BF245C D
G +88.8
+
VDS
Volts
-
S
+
+88.8
VGS
Volts -
3
Circuitos electrónicos I
Girar el potenciómetro hasta que la corriente ID que circula por el drenaje sea igual a cero
(ID=0). El máximo voltaje medido VGS será el voltaje de estrangulamiento Vp.
+15v
ID ID=_________mA
+88.8
mA
VGS(off)=Vp=_______v
-7v VDS=_________v
RD=1K
BF245C D
G +88.8
+
10k VDS
50%
Volts
-
S
+
+88.8
VGS
Volts -
Alimente el circuito adecuadamente y excite el circuito con una señal de entrada sinusoidal
de frecuencia 2KHz y variar la amplitud según la tabla 1 y 2 para cada caso.
Visualice con el canal I del osciloscopio la señal a la entrada del circuito y con el canal II la
señal a la salida del circuito.
Calculé la ganancia en tensión del circuito Av=Vo/Vi para cada amplitud de la Tabla 1.
4
Circuitos electrónicos I
+15v
OSCILLOSCOPE
A
B
RD
1k C
GENERADOR D
SINUSOIDAL
Sine BF245C D
C1
G
f=2kHz S
10uF SWITCH
Variar amplitud
segun tabla
RG
10M RS C2
2.7k 10uF
Figura 5. Circuito utilizado para medir la ganancia de amplificador de pequeña señal con transistor
JFET en configuración de fuente común
f=2KHz
Amplitud 1mV 10mv 100mv 500mv 800mv 1v 1.5v
Ganancia
Av=Vo/Vi
Tabla1
f=2KHz
Amplitud 1mV 10mv 100mv 500mv 800mv 1v 1.5v
Ganancia
Av=Vo/Vi
Tabla 2
5
Circuitos electrónicos I
V. PRESENTACION DE INFORME
1. Mostrar una captura de imagen de los circuitos de los puntos a) y b) con los valores
que se visualizan en los instrumentos virtuales.
SWITCH CERRADO
Amplitud 1mV 10mv 100mv 500mv 800mv 1v 1.5v
Ganancia
Av=Vo/Vi
SWITCH ABIERTO
Amplitud 1mV 10mv 100mv 500mv 800mv 1v 1.5v
Ganancia
Av=Vo/Vi
4. Presentar las imágenes de las señales de entrada y salida del punto c) para cada
amplitud de la tabla 1 con el SWITCH cerrado.
IDQ=________ VGSQ=______
Transistor VALOR
BF245C VALOR OBTENIDO VALOR MEDIDO EN
OBTENIDO CON
TEORICAMENTE LABORATORIO
EL SIMULADOR
IDQ
VGSQ
6
NXP Semiconductors Product specification
BF245A; BF245B;
N-channel silicon field-effect transistors
BF245C
FEATURES PINNING
Interchangeability of drain and source connections PIN SYMBOL DESCRIPTION
Frequencies up to 700 MHz. 1 d drain
2 s source
APPLICATIONS 3 g gate
LF, HF and DC amplifiers.
DESCRIPTION
1
handbook, halfpage 2
General purpose N-channel symmetrical junction 3 d
field-effect transistors in a plastic TO-92 variant package. g
s
MAM257
CAUTION
The device is supplied in an antistatic package. The
Fig.1 Simplified outline (TO-92 variant)
gate-source input must be protected against static
and symbol.
discharge during transport or handling.
1996 Jul 30 2