b)Tiempo de propagación de las compuerta lógicas

U1:A(A) U1:A U2:A U3:A U4:A U5:A U6:A

1 2 1 2 1 2 1 2 1 2 1 2 U6:A(Y)

74LS04 74LS04 74LS04 74LS04 74LS04 74LS04

U7:A U7:B U7:C U7:D

U7:A(A) 1 4 9 12 U7:D(Y)
3 6 8 11
2 5 10 13

7432 7432 7432 7432

U8(D1) U8 U9 U10 U11

U11(Q)

AND AND AND AND

c) Niveles lógicos de las compuertas lógicas

U2:A B
D1(A) D1 2
C
1
3
D
1N4007
74LS02
R1
10k
 U3:B
e) Leyes del álgebra de boole A
4
6
5
BN U5:A
A B C D
74LS08 1
3
2
U3:C
9 74LS32

D
A

A
8
U5:B

13
10
1

5
DN
4 OUTPUT2
U1:A U1:B U1:C U1:D 74LS08 6
7404 7404 7404 7404 5
U3:D
U4:A
2

12
12 74LS32
B
11 1
13 3
DN
2
CNEG
74LS08
74LS08
AN

BN

CN

DN
U2:A
1
BN
3
2
A L:A
74LS00 1
3
2
U3:A
1 74LS32
AN
3
2
CNEG
74LS08
JJ:A
1
3
U7:B 2
4
B
6 74LS08
5
DN
74LS86 M:A
1 LL:A
3 1 OUTPUT1
2 3
O:A 2
1 74LS32
BN
3 74LS00
2
C
74LS32

U6:A
1
A
2 12
B
13
DN
74LS10

F.1) Implementacion de funciones lógicas

A
B C D
13
1

U6:A U6:B U6:C U6:D

C
A

74LS04 74LS04 74LS04 74LS04

2

12
AN

BN

CN

DN

U1:A
1 U1:B U4:A
A
3 4 1
2 6 3
B
5 2
D
74LS08
74LS08 74LS03 U3:D(Y)
U3:D
12
U3:C 11
9 13
8
U1:C 10 74LS32
9
B
8 74LS32
10
CN U3:B
74LS08 4
6
5

U1:D 74LS32
12 U2:A
A U2:B
11 1
13 3 4
C
2 6
D
74LS08 5
74LS08
74LS08

U3:A U4:B
1 4
A
3 6
2 5
D
74LS32 74LS03
 F.2 Implementacion de funciones logicas
A C D
B

13
1

5
U6:D
U6:A U6:B U6:C 74LS04
74LS04 74LS04 74LS04

12
2

6
ANEG

BNEG

CNEG

DNEG
C

D
A

U1:A
1
A
3
2
D
74LS08
U2:A
1 U3:A
3 1
U1:B 2 3
4 2
B
6 74LS266
5 74LS32 U3:C
C U3:B
9 F
74LS08 8 4
10 6
5
74LS32
U1:C 74LS32
9
C
8
10
DNEG
74LS08

F.3)Implementación de funciones lógicas

A D E
B C
13
1

U6:D
U6:A U6:B U6:C U1:A
C

D
A

74LS04
E

74LS04 74LS04 74LS04 74LS04

12
2

2
AN

BN

CN

DN

EN

ASF:A
1 SD:B
A
3 4
2 6
CN
5
E
74LS08
74LS08 U7:A
1
3
ASDF:A 2
1 FH:A
BN
3 1 74LS32
2 3 OUTPUT
C U8:A
2
D
74LS08 1
74LS08 3
2

U3:A 74LS32
1 DTSH:A
B
3 1
2 3
DN
2
E U7:B
74LS08
74LS08 4
6
DSF:A 5
1 HUJ:A
AN U4:A
3 1 74LS32
2 3 1 U?:A
B
2 3 1
CN
74LS08 2 3
74LS08 2
D
74LS08
EN U7:D
74LS08
DFSG:A 12
1 AWR:A 11
A SDF:A
3 1 13
2 3 1
B
2 3 74LS32
CN
74LS08 2
74LS08 U7:C
E
74LS08 9
U5:B 8
4 U2:A 10
AN WEF:A
6 1
5 3 1 74LS32
B
2 3
DN
74LS08 2
74LS08
E
74LS08
 g.1)Esquemas (lay-out)
A D
B C

13
1

5
U6:D
U6:A U6:B U6:C

D
A

B
74LS04
74LS04 74LS04 74LS04

12
2

6
AN

BN

CN

DN
U1:A
1
A
2 12
B
13
CN
74LS10 U4:B
4
6
5

1 U2:A 74LS32
AN
2
B
6
4
C
5
DN
74LS21
U4:D OUTPUT
12
11
U3:A 13
1
BN
3 74LS32
2
DN U5:B
74LS03 4
6
5

U4:A 74LS08
1 U4:C
C
3 9
2 8
D
10
74LS32
74LS32

U5:A
1
A
3
2
BN
74LS08

g.2)Esquemas (lay-out)
A
B C D
13
1

U6:A U6:B U6:C U6:D

C
A

74LS04 74LS04 74LS04 74LS04

2

12
AN

BN

CN

DN

U1:A
1
A
3
2
BN
OUTPUT
74LS86

U7:B
U2:A 4
1 U5:A 6
CN
3 1 5
2 2 12
DN
13 74LS32
74LS03
74LS27 U7:A
1
U3:A 3
1 2
AN
2 12
C
13 74LS32
D
74LS10

U4:A
1
A
3
2
BN
74LS08 U1:B
4
6
U4:B 5
4
CN
6 74LS86
5
DN
74LS08
 h)Problemas de aplicación lógica

s2
s1 s3 s4

A
U6 U7 U8 U9
NOT NOT NOT NOT
B

U1

U3
NAND_2

U2
NAND_2

NAND_2

U5 U4
NOT NOT

U10
U10(Q)

AND_2

U11
U11(Q)

AND_2

U12
U12(Q)

AND_2

U13
U13(Q)

AND_2
 i.1)Circuitos con compuertas tri-state

A B C D E

U4:A U4:B U4:C U4:D U5:A

12
2

2
1 4 10 13 1
3

11

3
74125 74125 74125 74125 74125
AN

BN

DN

EN
A

E
R30 R31 CN R33 R34
330 330 R32 330 10k
330

A B
1

2 3 5 6
D

U1:A U1:B
74126 R1 74126 R2
1

4
330 330
F
2 3 5 6
B
U2:A U2:B
10

74125 R3 74125 R4
330 10k
9 8
CN
4

U1:C
74126 R12
330 5 6 2 3

A
U3:B R10 U3:A
13

74125 10k 74125

12 11
C
R11
10k
U1:D
74126 R9
1
1

330
2 3
2 3
A D
R8
U?:A
10

330
U?:A 74126 R5
74126 330
9 8
D
13

U2:C
74125 R7
10k 12 11

U2:D
74125 R6
330
 A B C D E

U4:A U4:B U4:C U4:D U5:A

12
2

2
1 4 10 13 1
3

11

3
74125 74125 74125 74125 74125
AN

BN

DN

EN
A

E
CN

R30 R31 R33 R34

330 330 R32 330 10k
330

A
A
E
E B
10

i.2)Circuitos con compuertas tri-state

1

CN
2 3 5 6 9 8
CN

U6:A U6:B R14 U6:C

74126 R13 74126 330 74126
330
R15 10
330
9 8
BN
D
U3:C
13

13

R29
1

74125 10k
12 11 2 3 12 11
C

U6:D U7:A U3:D

74126 R18 74126 R17 74125 R16
10

330 330 10k

B AN
9 8
E
10

13
4

U5:C
5 6 9 8 12 11 74125
DN
R28
10k
U7:B R19U7:C U7:D R21
74126 330 74126 R20 74126 330
AN 330
CN
13
1

F
2 3 5 6 5 6 12 11
B

U8:A U8:B U5:B U5:D

74126 R26 74126 R25 74125 R22 74125
330 330 10k R27
EN 10k
10

13

9 8 12 11
D

U8:C R24 U8:D

74126 330 74126 R23
330
 j.1)Circuitos con compuertas open colector

C
A

D
B

10

12

13
D
9
C
U3:C U3:D

2
A

5
7403 7403
U1:A
U3:B 7403
7403

11
R11 R12

3
6 R10 330 330
R9
330
330
AN

CN

DN
U1:D BN
12
A
11
13
DN
7403 U2:B
R1 4
330 6
5
U1:B
4 7403
BN
6 R5
5 330
C
7403
R2
330

U2:D U3:A
12 1 F
U1:C 11 3
9 13 2
BN
8
10 7403 7403
DN
R7 R8
7403 330 330
R3
330
U2:C
U2:A 9
1 8
AN
3 10
2
B
7403
7403 R6
R4 330
330
 j.2)Circuitos con compuertas open colector

C
A

D
B

10

12

13
D
9
C
U3:C U3:D

2
A

5
7403 7403
U1:A
U3:B 7403
7403

11
R11 R12

3
6
R10 330 330
R9
330
330
AN

CN

DN
U4:A BN
1
AN
3
2
BN
7403 U5:A U5:B
R13 1 4
330 3 6
2 5

7403 7403
R17 R18
330 330

U4:B
4 U4:D
A
6 12
5 11
CN
13
DN
7403
R14 7403
330 R16
330
U5:D U6:A
12 1 F2
U4:C 11 3
9 U5:C 13 2
B
8 9
10 8 7403 7403
CN
D
10 R20 R21
7403 330 330
R15 7403
330 R19
330
k)Aporte del almno
A
B C D

13
1

5
U6:A U6:B U6:C U6:D

C
A

D
74LS04 74LS04 74LS04 74LS04
2

12
AN

BN

CN

DN
U1
F1
AN

BN
AND

U2
F2
A

B
NOR