La NEXYS 4 es compatible con el programa de desarrollo VIVADO DESIGN SUITE

y tambien es compatible con el conjunto de herramienta de desarrollo ISE.

En la siguiente figura se muestra las ubicaciones de los principales componentes y

caracteristicas de la tarjeta de desarrollo NEXYS 4

INDICADOR DESCRIPCIÓN
1 Jumper para seleccionar la fuente de alimentacion
2 Puerto micro USB para la programacion y para el UART
3 Jumper para seleccionar el modo de configuracion
4 PMODs
5 Microfono
6 Punto de prueba del voltaje de alimentacion
7 LEDs
8 Interruptores
9 Pantalla de 7 segmentos
10 Conector para JTAG tradicional
11 Interruptores Pulsadores
 12 Sensor de Temperatura
13 Boton de reset de configuracion del FPGA
14 Boton de reset de CPU
15 PMOD de conector XADC
16 Jumper de seleccion del modo de configuracion
17 Conector de audio
18 Conector de monitor VGA
19 Led indicador de una configuracion exitosa
20 Conector de ethernet
21 Conector USB host
22 Jumper para la programacion de los microcontroladores PIC24

23 Interruptor ON/OFF de la NEXYS 4

24 Conector de entrada de alimentacion

La NEXYS 4 puede ser alimentada por el voltaje proveniente del conector micro
USB (J6) utilizado para la configuracion (USB-JTAG). Tambien puede ser
alimentado por el voltaje de un adaptador de 5V con capacidad de 4A que se
conecte en el jack (J13) y la otra forma de alimentacion es atraves de un conector
de pines entre el pin central del jumper JP3 y el pin del jumper J12 en el cual se
puede conectar una bateria.

En la NEXYS 4 se utilizan varios niveles de voltaje, por lo que se requiere varios

reguladores de voltajes, los cuales todos reciben la misma alimentacion. Es
importante señalar que el interruptor ON/OFF no interrumpe la alimentacion a los
reguladores sino que envia una señal de inhabilitacion y el led LD22 se utiliza para
indicar que el nivel del voltaje de salida del regulador es optima.

La alimentacion que proviene del micro USB puede suministrar la energia para la
mayoria de los diseños. Algunas aplicaciones que exigan una mayor cantidad de
corriente la energia debe suministrarse por el jack J13.

En la siguiente tabla se muestran: los voltajes, circuitos, reguladores y corrientes

maximas que se relaciones con cada fuente de voltaje.

Voltaje Circuitos Regulador Corriente máxima

3.3V FPGA I/O, Puertos USB, CLK, IC17: Maxima: 3A
RAM I/O, Ethernet, SD, ADP2118 Tipica: 0.1 a 1.5A
Sensor, FLASH
1.0V Nucleo del FPGA IC22: Maxima: 3A
ADP2118 Tipica: 0.2 a 1.3A
1.8V FPGA auxiliar y RAM IC23: Maxima: 0.8A
ADP2138 Tipica: 0.05 a 0.15A

Pantalla de siete segmentos

La placa Nexys4 DDR contiene dos pantallas LED de siete segmentos con ánodo
común de cuatro dígitos, configuradas para comportarse como una sola pantalla de
ocho dígitos. Cada uno de los ocho dígitos está compuesto por siete segmentos
dispuestos en un patrón de "figura 8", con un LED incrustado en cada segmento.
Los LED de segmento se pueden iluminar individualmente, por lo que cualquiera de
los 128 patrones se puede mostrar en un dígito iluminando ciertos segmentos de
LED y dejando los otros oscuros, como se muestra en la Figura 17. De estos 128
patrones posibles, los diez correspondientes a los dígitos decimales son lo más útil.
Los ánodos de los siete LED que forman cada dígito están unidos entre sí en un
nodo de circuito de "ánodo común", pero los cátodos del LED permanecen
separados, como se muestra en la Fig. 18. Las señales de ánodo comunes están
disponibles como ocho señales de entrada de "habilitación de dígitos" al Pantalla de
8 dígitos. Los cátodos de segmentos similares en las cuatro pantallas se conectan
en siete nodos de circuitos etiquetados CA a través de CG. Por ejemplo, los ocho
cátodos "D" de los ocho dígitos se agrupan en un solo nodo de circuito llamado
"CD". Estas siete señales de cátodo están disponibles como entradas para la
pantalla de 8 dígitos. Este esquema de conexión de señal crea una pantalla
multiplexada, donde las señales de cátodo son comunes a todos los dígitos, pero
solo pueden iluminar los segmentos del dígito cuya señal de ánodo correspondiente
está activada.
Para iluminar un segmento, el ánodo debe ser elevado mientras el cátodo es bajo.
Sin embargo, dado que el DDR de Nexys4 usa transistores para conducir suficiente
corriente hacia el punto común del ánodo, las capacidades del ánodo se invierten.
Por lo tanto, tanto la señal AN0..7 como la CA..G / DP son bajas cuando están
activas.
Código VHDL para BCD a decodificador de pantalla de 7 segmentos:

process(LED_BCD)
begin
case LED_BCD is
when "0000" => LED_out <= "0000001"; -- "0"
when "0001" => LED_out <= "1001111"; -- "1"
when "0010" => LED_out <= "0010010"; -- "2"
when "0011" => LED_out <= "0000110"; -- "3"
when "0100" => LED_out <= "1001100"; -- "4"
when "0101" => LED_out <= "0100100"; -- "5"
when "0110" => LED_out <= "0100000"; -- "6"
 when "0111" => LED_out <= "0001111"; -- "7"
when "1000" => LED_out <= "0000000"; -- "8"
when "1001" => LED_out <= "0000100"; -- "9"
when "1010" => LED_out <= "0000010"; -- a
when "1011" => LED_out <= "1100000"; -- b
when "1100" => LED_out <= "0110001"; -- C
when "1101" => LED_out <= "1000010"; -- d
when "1110" => LED_out <= "0110000"; -- E
when "1111" => LED_out <= "0111000"; -- F
end case;
end process;