Académique Documents
Professionnel Documents
Culture Documents
Datos
• Convertidores D/A
• Convertidores A/D
15
1110 1110 1110 1110
14
1101 1101 1101 1101
13
1100 1100 1100 1100
12
1011 1011 1011
11
10 1010
9 1001 1001 1000
8
7 0111 0111 0111 0111
0110 0111 0111
6
0110 0101
5 0101
0101 0101
4
0100 0100
3 0100
2 0010
1
0000
t
0
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
t
0
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35
Analógica Analógica
Procesador
Digital
• Entrada Serie
• Entrada Paralelo
F Conversión simultánea o directa
PRed de Resistencias Ponderadas
PRed de Resistencias R-2R
FConversión Secuencial o Indirecta
PPor generación de Impulsos
PPor frecuencia variable
Diagrama de bloques de un
Convertidor D/A serie
Convertidor
D/A serie
Información Variable
Digital Analógica
Diagrama de un
convertidor D/A paralelo
B0
B1
Señal Digital
Convertidor
B2
D/A
B3 Variable
Paralelo Analógica
B4
Procesador Sumador
Digital Resistivo
0V Multiplexor V2 Filtro
analógico Integrador
VR
V1
X Comparador
Información Binario
Digital n bits
n bits
Generador
Contador de
Impulsos
Capitulo 10: Circuitos de Adquisición de Datos 9
TCLK
CLK
Salida
del
comparador
Tx
Salida Vref
del
multiplexor
analógico
Capitulo 10: Circuitos de Adquisición de Datos 10
Convertidor D/A
de frecuencia variable
VR “0”
Multiplexor Salida
Analógico Filtro Integrador
Analógica
Información Digital
Divisor de
Generador
frecuencia
de Impulsos
Programable
TCLK
Generador
de impulsos
Salida del
multiplexor
analógico
Vref
t
an an –1 an –2 a1 r
2R 4R 8R 2nR
-
+
Vs
R 2n
Capitulo 10: Circuitos de Adquisición de Datos 13
D2 C2 B2 A2 D1 C1 B1 A1 D0 C0 B0 A0
R27 R18 R9
1M 100K 10K
R26 R17 R8
1M 100K 10K
R24 R22 R21 R20 R19 R15 R13 R12 R11 R10 R6 R4 R3 R2 R1
1M 1M 1M 1M 1M 100K 100K 100K 100K 100K 10K 10K 10K 10K 10K VCC = 15 V
2 4
– 1
+ VS
3 11
VCC
D2 C2 B2 A2 D1 C1 B1 A1 D0 C0 B0 A0
9,6R 105,6
VCC
I3 CENTENA I2 DECENA I1 UNIDAD
-
+
Vs
R R R R
2R 2R 2R 2R 2R 2R
I
2I
A A
B R A B R
Vref E = Vref/2
2R 2R R
2R 2R R R
R D R C R B R A
Vref
2R 2R 2R 2R 2R
D3 D2 D1 D0 R
+ VCC
–
+ Vs
13 1 5 6 7 8 9 10 11 12
Red
de
polarización 4
Iout
Interruptores 2
de comienzo Iout
corriente
14
Vref(+)
Amplificador
de referencia
+
15
Vref(–) –
DAC 0800
16 3
Iref
R1
14
V1 = Vref(+)
3
R2 + 6
15 2 –
V2 = Vref(–)
I=0
MSB LSB
B1 B2 B3 B4 B5 B6 B7 B8
EO
5K
IO 4
Iref = 2 mA 14 DAC0800
5K
IO 2
EO
B1 B2 B3 B4 B5 B6 B7 B8 IO mA IO mA EO EO
MSB LSB
B1 B2 B3 B4 B5 B6 B7 B8
10K +10,000V
EO
IO 4
Iref = 2 mA 14 DAC0800
EO 10K
IO 2
B1 B2 B3 B4 B5 B6 B7 B8 EO EO
5K
MSB LSB
RC
B1 B2 B3 B4 B5 B6 B7 B8
5K
Vref = 10 V IO 4 –
B1 B2 B3 B4 B5 B6 B7 B8 EO
Escala total positiva 1 1 1 1 1 1 1 1 +9,960
Escala total positiva –LSB 1 1 1 1 1 1 1 0 +9,880
Escala cero (+) 1 0 0 0 0 0 0 0 +0,040
Escala cero (–) 0 1 1 1 1 1 1 1 –0,040
Escala total negativa +LSB 0 0 0 0 0 0 0 1 –9,880
Escala total negativa 0 0 0 0 0 0 0 0 –9,960
Capitulo 10: Circuitos de Adquisición de Datos 23
• Resolución
• Tiempo de establecimiento
• Estabilidad térmica
• Conversión Unipolar/bipolar
• Códigos digitales de entrada
• Salida Analógica
• Sensibilidad ante variaciones de la fuente de
alimentación
• Margen dinámico de la señal de salida
Capitulo 10: Circuitos de Adquisición de Datos 24
1
Resolución = × 100
2 −1
n
Error máximo
Fondo
de
escala
t
t0
T. Subida
Tiempo de conversión
Capitulo 10: Circuitos de Adquisición de Datos 26
ØError de offset
ØError de ganancia o escala “ gain error”
ØError de Linealidad
ØError de monotonicidad “ monotonicity error”
ØError de transición
20
21
22
Generador Contador Convertidor
de onda binario de D/A
cuadrada módulo 2n
2n Osciloscopio