INSTITUTO SUPERIOR TECNOLOGICO DE LA

FUERZAS ARMADAS
FACULTAD DE ELECTRONICA INDUSTRIAL

ESCUELA PROFESIONAL DE ELECTRÓNICA INDUSTRIAL

FLIP-FLOP CONTADOR

SISTEMAS DIGITALES
Presentado por:

Almerco Urbano, Eyffer Oliver

Ciclo:

II

Docente

Meneses Paucar, Pavel

Lima - Perú

2019
INTRODUCCION:

Programación en “FPGA”

MATERIALES:
 Computadora
 Un FPGA
 Cable USB blaster para el FPGA
 Un cargador o fuente de voltaje para el FPGA

Desarrollo:

Ejercicio:

En este ejercicio utilizamos los siguientes componentes:

RELOJ DIGITAL (CLOCK)

En electrónica y especialmente en circuitos digitales síncronos, una señal de reloj es una señal
usada para coordinar las acciones de dos o más circuitos. Una señal de reloj oscila entre estado
alto o bajo, y gráficamente toma la forma de una onda cuadrada.

Una señal de reloj es producida por un generador de reloj, como se dijo usualmente en forma
de onda cuadrada y usualmente empleando una frecuencia fija constante.

Los circuitos que utilizan la señal de reloj para la sincronización pueden activarse en el flanco
ascendente, flanco descendente o en ambos, por ejemplo, las memorias DDR SDRAM son
activadas en ambos flancos.

La mayoría de los circuitos integrados complejos utilizan una señal de reloj para sincronizar sus
diferentes partes y contar los tiempos de propagación. A medida que se fue incrementando la
complejidad de los circuitos, se volvió más complicada la sincronización a través del reloj. Un
ejemplo de circuito integrado complejo es el microprocesador.

La manera más efectiva de obtener la señal de reloj en cada parte de un chip que lo necesita es
empleando una rejilla metálica. En grandes microprocesadores, la energía empleada para
llevar la señal de reloj puede significar hasta el 30% del total de energía usada por el chip. Esto
es porque toda la estructura incluyendo las compuertas al final y todos los amplificadores
tienen que ser cargados y descargados en cada ciclo. Por esto, como se dijo más arriba, para
ahorrar energía se puede apagar temporalmente parte de ese "árbol".

Ese "árbol" es llamado red de distribución del reloj (clock distribution network o clock tree).
contador síncrono 74192:
El dispositivo 74ls192 es un contador BCD de 4 bits con función UP/DOWN. El conteo se realiza
de manera síncrona con la señal de reloj.
Las salidas cambian de estado síncrono con las transiciones LOW-a-HIGH en las entradas de reloj.
Se proporcionan salidas separadas de conteo de terminales y de cuenta de terminales que se
utilizan como relojes para etapas posteriores sin lógica extra, simplificando así los diseños de
contadores de varios niveles. Las entradas preajustadas individuales permiten utilizar los
circuitos como contadores programables.Tanto las entradas de carga paralela (PL) como las de
restablecimiento maestro (MR) anulan asincrónicamente los relojes

decodificador 7447:
El decodificador integrado 7447 es un circuito lógico que convierte el código binario de
entrada en formato BCD a niveles lógicos que permiten activar un display de 7 segmentos en
donde la posición de cada barra forma el número decodificado.

Este módulo nos enseñará a realizar un decodificador BCD a 7 Segmentos con salida para un
Display de ánodo común
Primero se simula En proteus

AHORA PASAMOS A FPGA:

 Cargamos al fpga

OBSERVAMOS EN EL FPGA DEL 0 AL 9

CONCLUCION:

Al hacer un pulso se salta de número, hay momentos que si pasa uno en uno.