Académique Documents
Professionnel Documents
Culture Documents
kpvillalba@espe.edu.ec.
Las líneas SDA y SCL son del tipo drenaje abierto, es decir, ACK: Confirmación de recepción. Está condición se
un estado similar al de colector abierto, pero asociadas a un crea cuando estando la señal SCL en alto, SDA est en
transistor de efecto de campo (o FET). Se deben polarizar en bajo. Está señal la puede generar tanto el MAESTRO
estado alto (conectando a la alimentación por medio de como el ESCLAVO.
resistores «pull-up») como muestra la Figura 1, lo que define
una estructura de bus que permite conectar en paralelo
múltiples entradas y salidas.
Inicio ó Start – S
Parada – P
Confirmación – ACK
NoConfirmación – NACK
Lectura-/Escritura – L/W Figura 5. Condición NACK, sólo es generada por el MAESTRO-I2C.
7 bits para la dirección del dispositivo
esclavo/maestro
8 bits de dirección ( para algunos sensores pueden ser
16 bits) IV. CONCLUSIONES
8 bits de datos Es importante saber la utilización de un protocolo de
comunicación, sabiendo los parámetros de utilización del
G. Condiciones eléctricas mismo, ya que el mismo facilita el proceso de comunicación,
Inicio: La condición de inicio se genera cuando el bus estandarizando la forma en la que se lo realiza, así como este
está disponible, mientras la línea de SCL está en alto protocolo I2C facilita la comunicación entre más de dos
(1), existe un flanco de bajada (un cambio de estado dispositivos a diferencia de otros en los que se
lógico de alto a bajo), en la línea de SDA). Este bit
sólo lo puede generar el MAESTRO. REFERENCIAS
[1] C. Villagomez, «ccm,» 18 Enero 2018. [En línea].
Available: https://es.ccm.net/contents/364-que-es-un-
bus-informatico. [Último acceso: 10 Junio 2019].
[2] M. Morales, «T-Bem,» 04 febrero 2017. [En línea].
Available: http://learn.teslabem.com/fundamentos-del-
protocolo-i2c-aprende/2/. [Último acceso: 18 12 2017].
V. BIOGRAFÍA