UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Perú, DECANA DE AMÉRICA

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

 Curso: Laboratorio de Sistemas digitales

 Tema: Análisis y Síntesis de circuitos secuenciales

 Docente:

 Alumno:

 Código:

 Turno:

 Ciclo académico:
CUESTIONARIO PREVIO:

1. Analice teóricamente los circuitos mostrados en las figuras (A1), (A2) y el del
problema (B1):

A) Análisis de circuitos secuenciales síncronos.

A1. Máquinas de Mealy

Analice en forma teórica el siguiente circuito:

Como se puede observar, es un sistema con una sola entrada (X) y salida (Z), y dos flip-
flops de tipo D activos en el flanco de subida. Además, se puede ver que la salida es función
de la entrada (X) y de las salidas de los flip-flops (estado), por lo tanto, la realización de este
circuito responde a una máquina de Mealy.

Obtener:

a) Las ecuaciones lógicas de las entradas de los flip-flops

b) Las ecuaciones lógicas del próximo estado: las próximas salidas de los flip-flops Q(t+1)
c) La función lógica de salida del sistema.
c) La tabla de transiciones o de estados codificada.
d) Representar el diagrama de estados o grafo de comportamiento del sistema a partir de la
tabla de estados.

Análisis. -

a) Las ecuaciones lógicas de las entradas de los flip-flops:

Entrada: X=(0,1) 𝐷1 = 𝑋. 𝑌1 + 𝑋. 𝑌2 𝐷2 = 𝑋. 𝑌̅1

Memorias: (Q2n,Qn) = (00,01,10,11)

 b) Las ecuaciones lógicas del próximo estado: las próximas salidas de los flip-flops
Q(t+1)

𝑌𝑛+1 = 𝑋. 𝑌1 + 𝑋. 𝑌2 𝑌2𝑛+1 = 𝑋. 𝑌̅1

c) La función lógica de salida del sistema:

Salida: Z=(0,1)

𝑍 = 𝑋̅. 𝑌1 . 𝑌̅2

d) La tabla de transiciones o de estados codificada.

EST X Q2n Qn Z D2 D1 Q2n+1 Qn+1

0 0 0 0 0 0 0 0 0

1 0 0 1 1 0 0 0 0

2 0 1 0 0 0 0 0 0

3 0 1 1 0 0 0 0 0

4 1 0 0 0 1 0 1 0

5 1 0 1 0 0 1 0 1

6 1 1 0 0 1 1 1 1

7 1 1 1 0 0 1 0 1

ENT

0 1

EST

S0 S0 / 0 S2 / 0

S1 S0 / 1 S1 / 0

S2 S0 / 0 S3 / 0

S3 S0 / 0 S1 / 0
 e) Representar el diagrama de estados o grafo de comportamiento del sistema a partir
de la tabla de estados.

A2. Máquinas de Moore.

Analice en forma teórica el circuito de la figura. Como se puede observar, es un circuito

de una sola entrada (x), tres flip-flops de tipo D y una salida que depende únicamente de las
salidas de los flip flops, por tanto, se trata de un autómata de Moore.

Obtener:

a) Las ecuaciones lógicas de las entradas de los flip-flops:

Entrada: X=(0,1) 𝐷1 = 𝑌̅1 . 𝑌̅3 + 𝑋. 𝑌̅2 . 𝑌̅3

 𝐷2 = 𝑋. 𝑌̅1 . 𝑌̅3 + 𝑌̅1 . 𝑌̅2 𝐷3 = 𝑋̅. 𝑌1 . 𝑌̅2 . 𝑌̅3

Memorias: (Q3n,Q2n,Qn) = (000,001,010,011,100,101,110,111)

b) Las ecuaciones lógicas del próximo estado: las próximas salidas de los flip-flops
Q(t+1)

𝑌𝑛+1 = 𝑌̅1 . 𝑌̅3 + 𝑋. 𝑌̅2 . 𝑌̅3 𝑌2𝑛+1 = 𝑋. 𝑌̅1 . 𝑌̅3 + 𝑌̅1 . 𝑌̅2 𝑌3𝑛+1 = 𝑋̅. 𝑌1 . 𝑌̅2 . 𝑌̅3

c) La función lógica de salida del sistema:

Salida: Z=(0,1) 𝑍 = 𝑌̅1 . 𝑌̅2 . 𝑌3

d) La tabla de transiciones o de estados codificada.

X Q3 Q2 Q Z D D D Q3n Q2n Qn
n n n 3 2 1 +1 +1 +1

0 0 0 0 0 0 1 1 0 1 1

0 0 0 1 0 1 0 0 1 0 0

0 0 1 0 0 0 0 1 0 0 1

0 0 1 1 0 0 0 0 0 0 0

0 1 0 0 1 0 1 0 0 1 0

0 1 0 1 0 0 0 0 0 0 0

0 1 1 0 0 0 0 0 0 0 0

0 1 1 1 0 0 0 0 0 0 0

1 0 0 0 0 0 1 1 0 1 1

1 0 0 1 0 0 0 0 0 0 0

1 0 1 0 0 0 1 1 0 1 1

1 0 1 1 0 0 0 1 0 0 1

1 1 0 0 1 0 1 0 0 1 0

1 1 0 1 0 0 0 0 0 0 0

1 1 1 0 0 0 0 0 0 0 0

1 1 1 1 0 0 0 0 0 0 0
 ENT

0 1 Z

EST

S0 S3 S3 0

S1 S4 S0 0

S2 S1 S3 0

S3 S0 S1 0

S4 S2 S2 1

S5 S0 S0 0

S6 S0 S0 0

S7 S0 S0 0

e) Representar el diagrama de estados o grafo de comportamiento del sistema a partir

de la tabla de estados.