Académique Documents
Professionnel Documents
Culture Documents
Identificar las diferencias entre los diferentes conversores IV. DESCRIPCIÓN DEL LABORATORIO
análogo-digital.
Implementar en código VHDL los conversores ADCs
requeridos. PARTE I
Diseñar, describir y sintetizar en la FPGA un conversor
análogo digital tipo rampa sencilla, rampa doble y Circuito de muestreo y retención:
aproximaciones sucesivas (SAR).
III.MARCO TEÓRICO
𝜏 =𝑅∗𝐶
Figura 1.3. Retención de la señal de entrada.
Utilizamos el 10% del Tm que es lo que necesita el
condensador para que se cargue y lo igualamos a la ecuación La figura 1.1 se visualizan los pulsos de reloj usados para
de carga muestrear y retener la señal de entrada, en cada pulso de reloj
se toma una muestra de la señal analógica para ser retenida
23.5 ∗ 10−6 = 5 ∗ 𝑅 ∗ 𝐶 como se evidencia en la figura 1.2 y 1.3 que presentan la señal
de entrada muestreada y retenida.
Suponiendo el valor del condensador 𝐶 = 100 𝑛𝐹 despejamos
R y obtenemos 𝑅 = 47 Ω
PARTE II
PARTE III
Implementación de ADC SAR.
CONCLUSIONES