DIGITAL LAB REPORT 
EXP 2 
GROUP 21 
Abhinav Agarwal 14EE10001 
Rishabh Jain 14EE10064   
 Experiment­ 2 
STUDY OF ACCUMULATOR 
 
AIM 
Add two 4­bit binary number A, B and display the sum on two 7­ segment LED 
display. 
APPARATUS 
● 5V DC power supply 
● Breadboard 
● Connecting Wires 
● 7 segment display 
● Adder IC 7483 
● Register IC 74173 
● Counter IC 7493 
● IC​7447(4 bit Binary to 7 Segment Converter IC) 
Theory 
In the adder circuit , two 4­bit numbers along with a Carry in bit are given as 
inputs and the addition is carried out as given in the truth table and the outputs 
are the 4­bit Sum bits along with a carry out bit. 
 
Si = A​i​ ​⊕ B​i​ ⊕ C​i­1 
Ci = ​A​i​B​i ​+ ​A​i​C​i​ + ​
​ C​i​B​i 

 
   
FIG 1​. 
 

 
FIG 2​. 
 
 
 
Fig 1 shows truth table of 1 bit full adder with carry and sum bit. 
Fig 2 shows circuit diagram of 1 bit full adder 
Fig 3 shows 4 bit full adder using cascading of 4x 1 bit full adders. 
 
  
FIG 3 
 
 
 
 
 
 
 
 
 
 
Modules and IC’s used 
1) IC 7483 (ADDER) 

 
Fig 4 IC 7483 
Fig 4 shows IC 7483 (4 bit adder IC). A and B are 4 input pins while​ ​Σ is 4 bit 
output pin. C0 is output carry bit. 
2) IC 74173(REGISTER) 

 
Fig 5: IC 74173 
 
Fig 5 shows IC 74173 register IC. This ic takes 4 bit input at input pins and the 
same input is transferred to the output only after a positive clock edge is 
received. This ic can be used as buffer. 1D 2D 3D 4D are output pins and 1Q 2Q 
3Q 4Q are corresponding input pins. Clock is given at CLK. M, N, G2, G1 pins 
are all pulled high. 
3) IC 7493(4 bit Counter IC) 
  
Fig 6 Counter IC 
Fig 6 shows counter IC. For its operation we apply clk input at CKA and connect 
QA with CKB. Output pins are Qd Qc Qb Qa (MSB to LSB).Pins R0 (1) and R0 
(2) are used to reset the counter. They are normally pulled to GND and in order 
to reset the counter we need to pull both these pins to high. 

 
FIG 7 
Fig 7 shows circuit diagram for accumulator circuit. 
Observation 
At every clock cycle, the counter increments by 1 while adder adds accumulated 
sum stored in register to current counter value. 
 
 Clock Pulse  Counter  4 bit Register  LED Output 
Number 

0  0  0 0 0 0  00 

1  1  0 0 0 0  01 

2  2  0 0 0 1  03 

3  3  0 0 1 1  06 

4  4  0 1 1 0  10 

5  5  1 0 1 0  15 
Table 2 
Table 2 shows how LED display output and register values changes with 
clock pulse. 
To reset the counter and register once, the output has reached 15, we can 
connect clear pins of register and counter to output of register IC. We clear 
when output of register is 1 0 1 0. This can be described in boolean logic 
as: 
Clear = AC  
where 1​st​ A is MSB of register and C is 3​rd​ MSB of register IC. Other pins 
can be safely ignored. 
 
DISCUSSION 
    ​ABHINAV AGARWAL 14EE10001 
● We designed an accumulator which adds first 5 natural numbers. 
● Counter IC 7493 is used to generate numbers from 0 to 5. 
● Register IC 74173 is used to store the accumulated sum so far. 
● Adder IC 7483 was used to add outputs of adder and counter. 
● After 15, if clock is still give, LED shows arbitrary numbers. To avoid that, 
we must clear register and counter. 
● To reset the counter and register once, the output has reached 15, we can 
connect clear pins of register and counter to output of register IC. We clear 
when output of register is 1010.  
 
 RISHABH JAIN 14EE10064 
● In this experiment we use Resister IC 74173 to store 4­bit input and when 
clock pulse changes the stored 4­bit binary number replaced by input. The 
output value does not change until clock pulse change. 
● Register was just use for store the output of Adder IC and the output of 
register works for Adder as second input for adding. 
● E1’ and E2’ pin of register IC was connected to ground to enable the input 
pins. 
● Adder IC 7483 has two 4­bit input pins 1st 4­bit input comes from counter 
IC7493 and 2nd 4­bit input comes from register IC 74173. 
● Since the 2 display led had limitation upto 15, we can only add upto 4 
natural number. 
●  Further  we needed to clear the register and counter ic to avoid arbitrary 
number output once 5 natural numbers were added.