Módulo 7 - Amplificadores Operacionais

1.
CIRCUITOS INTEGRADOS
1.1 MICROELECTRÓNICA
A descoberta do transístor desencadeou indiscutivelmente na electrónica um grande desenvolvimento, pois permitiu,
como se sabe, não só uma diminuição da potência consumida pelos circuitos, mas também o aparecimento de novas
técnicas e investigações que têm permitido o aparecimento de tecnologias cada vez mais sofisticadas ao serviço do
homem.
Pode todavia afirmar-se que, em grande parte, os frutos resultantes dessas investigações foram sem duvida os
circuitos integrados que, de uma forma genérica, se podem definir como sendo circuitos electrónicos funcionais,
constituídos por um conjunto de transístores, díodos, resistências e condensadores, fabricados num mesmo processo,
sobre uma substância comum que se designa vulgarmente de chip.
Ao variado conjunto de dispositivos e técnicas desenvolvidas com a finalidade de reduzir as dimensões dos circuitos
pode designar-se de microelectrónica.
Figura 1 - Corte de uma bolacha em chip´s
Figura 2 - Vista exterior e interior de uma cápsula de circuito integrado
1.2 VANTAGENS E INCONVENIENTES DOS CIRCUITOS INTEGRADOS
As vantagens da utilização dos circuitos integrados são:
 Redução de custos
Embora o desenho do circuito integrado, as investigações e o tipo de equipamento necessário à sua realização
tenham custos bastantes elevados relativamente aos utilizados na concepção de componentes discretos, permitem no
entanto C. I. a preços mais baixos, dado o elevado numero de unidades que se fabricam de cada tipo, através da
utilização de pequenas quantidades de matéria-prima, num processo altamente automatizado de produção.
Módulo 7 – Amplificadores Operacionais Página 1

É também de considerar o facto do custo do desenho de um circuito electrónico se simplificar e atenuar bastante com
a utilização de circuitos integrados.
 Aumento da fiabilidade
Um C.I. apresenta uma segurança de funcionamento mais elevada relativamente ao circuito construído com
componentes discretos, porque, alem de não depender da fiabilidade de cada um dos componentes como acontece
com este ultimo, são realizados pormenorizados estudos na sua concepção e utilizadas modernas técnicas de fabrico,
com recurso a uma minuciosa verificação através de computadores.
É de salientar também a contribuição da redução das partes que interligam os seus componentes, assim como o
melhor controlo da influencia da temperatura sobre todos os elementos dos c.i. , pois ao estarem incluídos numa
mesma superfície são afectados de igual forma.
 Maior velocidade de trabalho

Os C.I. respondem mais rapidamente aos sinais do que os circuitos convencionais pelo facto de os seus componentes
estarem mais próximos.
 Reduçao das capacidades parasitas

Nos C.I., as capacidades parasitas são as mais reduzidas atendendo à distância curtíssima que separa todos os seus
componentes.
 Outras vantagens
 Menor consumo de energia.

 Melhor manutenção ( em caso de avaria somente pode utilizar-se o método da sua substituição), o que
simplifica a localização e reparação das avarias.
 Redução de stocks (nas reparações e montagens basta dispor apenas dois modelos dos C.I. necessários e não
dos diversos componentes discretos que o constituem).
 Redução dos erros de montagem.

 Melhoria das características técnicas do circuito.
Relativamente, aos inconvenientes da utilização dos circuitos integrados salientam-se:
 Limitação nos valores das resistências e condensadores

Pelo facto de a superfície do chip ser pequena, os valores das resistências e dos condensadores não devem
ultrapassar certos valores máximos ( respectivamente  50 K e 100 pF ).
 Reduzida potência de dissipação

As intensidade nominais usuais dos C.I. são da ordem dos mA, pelo que a dissipação máxima não deve superar 1 W.
 Limitação das tensões de funcionamento

As tensões nominais usuais dos C.I. são inferiores a 20 V.
 Outros inconvenientes
 não é aconselhável a integração num mesmo chip de transístores NPN e PNP.
 Impossibilidade de integrar num chip bobinas ou indutâncias.
 Necessidade de se utilizar no seu manejo diversos aparelhos laboratoriais, muitas vezes baseados em sistemas
complexos, o que implica a necessidade de outros conhecimentos para os seus utilizadores.

1.3 CLASSIFICAÇÃO DOS CIRCUITOS INTEGRADOS
Os C.I. podem classificar-se de diferentes formas, tendo em consideração as suas características de referencia,
salientando-se no entanto as mais importantes:
1. Quanto ao processo de fabrico
Atendendo ao processo de fabrico, o C.I. pode ser do tipo:
 Monolítico
 Pelicular ( película delgada ou película grossa )
 Multiplaca
 Híbrido
O C.I. monolítico constrói-se sobre um pequeno substrato de silício ( normalmente do tipo P ), constituindo-se uma
estrutura única cujos componentes se vão formando simultaneamente e que não se pode dividir sem se destruir de
forma irreversível a sua função eléctrica. O seu processo de fabrico baseia-se na técnica planar.
O C.I. pelicular desenvolveu-se com a finalidade de obviar as limitações impostas pela técnica planar aos integrados
monolíticos ( por exemplo, a dificuldade de se obterem resistências e condensadores de pequenas tolerâncias e
valores elevados; a produção de series de circuitos relativamente reduzidas, porque teriam preços altamente elevados
se fabricadas nas versão monolítica ).
A técnica de fabrico de circuitos integrados peliculares permite a realização, num encapsulamento simples, de
combinações complexas de semicondutores.
Os circuitos integrados de película delgada ( thin - film ) são construídos sobre um substrato de cerâmica ou de
vidro, em que os elementos passivos e as ligações dos distintos elementos entre si se obtêm por técnicas de
evaporação no vazio sobre o substrato e em que os elementos activos são montados e soldados sobre aquele como
unidades independentes.
As resistências obtêm-se por condensação, normalmente de tântalo ou cromoníquel, enquanto que os condensadores
se formam a partir de duas superfícies condutoras separadas por um dielétrico (geralmente é o óxido de silício).
Os díodos e os transístor são no geral estruturas planares, montadas sobre suportes adequados que se unem ao
circuito mediante soldadura, termocompressão ou ultra-sons.
Os C.I. de película delgada utilizam-se fundamentalmente em circuitos analógicos, atendendo à grande precisão com
que se obtêm resistências (tolerâncias inferiores a  0,1%).
Os circuitos integrados de película grossa ( thick - film ) são circuitos em que os elementos passivos e as
diferentes ligações entre si se realizam sobre um substrato cerâmico, imprimindo, através de processos serigráficos,
distintos tipos de pasta, a qual contem elementos dieléctricos e condutores.
Neste tipo de circuitos os elementos activos também são incorporados como unidades independentes.
As resistências formam-se mediante a colocação, sobre o substrato, de uma pasta que contem, sobre um veiculo
dissolvente, partículas de paládio e de prata.
Os condensadores podem ser de dois tipos: unidades independentes que se montam como os díodos e os
transístores, ou então do tipo pelicular formados sobre o mesmo substrato para valores reduzidos de capacidade.
Os elementos activos ligam-se ao resto do circuito de forma análoga aos dos circuitos integrados de película delgada.
A utilização destes C.I. é muito variada, podendo ter aplicações tanto em aparelhos domésticos como em
equipamentos de comunicações e computadores.
Os circuitos integrados multiplaca consistem na reunião de vários circuitos mais simples montados sobre placas
independentes que se instalam próximo uns dos outros sobre um suporte comum. As ligações podem ajustar-se sobre
cada placa ou então unindo-as através de fios de ouro muito delgados.

Os circuitos integrados híbridos são o resultado da combinação das técnicas da integração monolítica e pelicular.
Os díodos e os transístores nos circuitos constroem-se pelos processos de integração monolítica, enquanto as
resistências e os condensadores constroem-se pelos processos de integração monolítica, enquanto as resistências e
os condensadores através da técnica pelicular.
Com o método híbrido podem optimizar-se as características dos C.I., conseguindo-se um elevado numero de
componentes com valores altos ( resistências e condensadores ).
2. Quanto ao tipo de transístor utilizado

 Bipolar
 MOS
Se o transístor utilizado for bipolar o C.I. configura-se na base dos convencionais BJT NPN e PNP. Será MOS se o
C.I. utilizar transístores de efeito de campo.
3. Quanto à sua aplicação
De acordo com a sua aplicação , os C.I. dividem-se em dois grandes grupos:
 Lineares ou analógicos
 Digitais
Os primeiros são C.I. que produzem sinais contínuos em função dos que se lhes aplica nas suas entradas. Os sinais
analógicos admitem valores infinitos, sendo a função principal do C.I. analógico a amplificação. Podem destacar-se
neste grupo de C.I. os amplificadores operacionais a analisar neste capitulo.
Os segundos são circuitos que só funcionam com um determinado número de valores ou estados lógicos, que
geralmente são dois.
4. Quanto à sua complexidade
A sua complexidade refere-se ao numero de componentes que o C.I. contem, ou geralmente à quantidade de portas
lógicas equivalente.
Considera-se portas lógicas a célula elementar de um C.I. e consta de quatro transístores, um ou outro díodo e
algumas ( poucas ) resistências, dando aproximadamente uma dezena de componentes.
Existem actualmente quatro grupos:
SSI (Small Scale Integration - Pequena Escala de integração): são os C.I. com menos componentes. Podem
dispor de um máximo de 12 portas lógicas ou o seu equivalente.
MSI (Medium Scale Integration - Média Escala de Integração): corresponde aos C.I. com varias centenas de
componentes, podendo possuir entre 12 e 100 portas lógicas.
LSI (Large Scale Integration – Alta Escala de Integração ): contem milhares de componentes ou um equivalente
de 100 a 1000 portas lógicas.
VLSI (Very Large Scale Integration - Muito Alta Escala de Integração): é o grupo de C.I. com um numero de
componentes superior ao equivalente a 1000 portas lógicas, tendo-se já atingido o milhão de componentes num só
chip.
ULSI (Ultra Large Scale Integration - Ultra Grande Escala de Integração): refere á integração de mais de um
milhão – 106 – de componentes num único chip.

1.4 FORMAÇÃO DE UM CIRCUITO INTEGRADO
A seguir faz-se uma breve descrição da fabricação de um circuito integrado. Na prática, os processos de fabricação
são bastantes mais complicados, mas a análise simplificada dá ideia principal do fabrico de um circuito integrado
bipolar.
Em primeiro lugar, o fabricante produz um cristal P com comprimento de vários centímetros. Este material é cortado às
fatias em muitas camadas finas ou bolachas designadas por substrato.
Figura 3 - Cristal semicondutor tipo P e camada fina ( bolacha ) após corte do cristal
Um lado da bolacha é polido, a fim de eliminar imperfeições na superfície. Este substrato será usado como base para
os componente integrados. De seguida colocam-se as bolachas num forno. Uma mistura gasosa de átomos de silício e
átomos pentavalentes passa por cima destas bolachas. Assim, na superfície aquecida forma-se uma camada uma
camada fina de de semicondutor tipo N. Esta camada chama-se camada epitaxial, com a espessura de cerca de 2,5
m a 25,4 m.
Figura 4 - Formação da camada epitaxial
Para evitar que esta camada seja contaminada faz-se a insuflação de oxigénio puro por cima da superfície. Os átomos
de oxigénio combinam-se com os átomos de silício, formando uma camada de dióxido de silício ( SiO2 ) à superfície.
Esta camada de dióxido de silício, semelhante ao vidro, tapa a superfície e evita mais reacções químicas. Esta
selagem da superfície denomina-se por passivação.
Figura 5 - Realce da camada isolante de dióxido de silício
De seguida, a bolacha é cortada em áreas rectangulares. Cada uma destas áreas será um chip separado.

Figura 6 - Corte de uma bolacha em chip´s
O passo que se segue será a implementação dos componentes. Passaremos a descrever a formação de um
transístor BJT NPN.
 PASSO_1 - Parte do material de dióxido de silício é corroído, expondo a camada epitaxial á corrosão química.
Figura 7 - Exposição da camada epitaxial á corrosão química
 PASSO_2 - Depois, coloca-se a bolacha num forno e procede-se á difusão de átomos trivalentes dentro da
camada epitaxial. A concentração de átomos trivalentes é suficiente para mudar a camada epitaxial exposta de
material tipo N para material tipo P. Portanto, obtém-se uma ilha de material N sob a camada de SiO2.
Figura 8 - Difusão de átomos trivalentes dentro da camada epitaxial
 PASSO_3 - Após isto, é outra vez insuflado oxigénio sobre a superfície para formar nova camada completa de
SiO2.
Figura 9 - Formação de uma nova camada de SiO2

 PASSO_4 - Seguidamente, abre-se um orifício, por corrosão química, no centro da camada de dióxido de silício.
Assim, expõe-se a camada epitaxial N. Esta abertura camada de SiO2 denomina-se por janela. Olhando através
dela vê-se o que será o colector do transístor.
Figura 10 - Abertura na camada epitaxial para formação do colector
 PASSO_5 - Para se obter a base do transístor faz-se passar átomos trivalentes pela abertura criada
anteriormente. Estas impurezas difundem-se dentro a camada epitaxial e formam uma ilha de material tipo P.
Então, forma-se outra vez a camada de SiO2, pela passagem de oxigénio sobre a bolacha.
Figura 11 - SiO2- Difusão de átomos trivalentes para formação da base e formação de nova camada de SiO2
 PASSO_6 - Com vista a formar o emissor abre-se uma janela na camada epitaxial, por corrosão química, e
expõe-se a respectiva ilha de material tipo P. Por difusão de átomos pentavalentes nessa ilha forma-se uma
pequena ilha N.
Figura 12 - Abertura por corrosão de uma janela na camada epitaxial e difusão de átomos pentavalentes para formação do
emissor
 PASSO_7 - Depois passiva-se a estrutura, insuflando oxigénio por cima da bolacha. Por ultimo, abrem-se
pequenas janelas, por corrosão química na camada de SiO2, depositando-se nelas metal de firma a criar os
contactos eléctricos do transístor.
Figura 13 - Transístor integrado
Para se obter um díodo seguem-se os mesmos procedimentos até ao passo 6 inclusivé.

Figura 14 - Díodo integrado
A figura que se segue esquematiza a formação de uma resistência.
Figura 15 - Resistência integrada
Após a análise da formação de componentes integrados passaremos verificar como se integram circuitos completos
num pequeno chip.
Suponhamos que se pretende integrar o circuito que se segue:
Figura 16 - Circuito discreto
Para fabricar este circuito produzir-se-ão simultaneamente centenas de circuitos iguais numa bolacha. Cada área de
chip será semelhante á figura 17. Independentemente da compilação do circuito, a sua produção é sobretudo um
processo de abertura
de janelas por corrosão química, formação de ilhas P e N, e conexão dos componentes integrados. O substrato P isola
os componentes uns dos outros. Como as camadas de depleção, fundamentalmente, não têm portadores de carga, os
componentes integrados estão isolados entre si. O isolamento obtido deve-se à chamada isolação de camada de
depleção.
Figura 17 - Circuito integrado

2. AMPLIFICADORES OPERACIONAIS
2.1 AMPLIFICADORES OPERACIONAIS

No dia a dia da indústria existe a necessidade de condicionamento de sinais no controlo de processos. Subentende-se
como condicionamento de sinal o conjunto de operações realizadas sobre esses sinais para os transformar numa
forma adequada para entrar noutros elementos da malha de controlo de processos.
Historicamente, os detectores usados nos circuitos de ponte eram circuitos de válvulas e transístores. Em muitos
outros casos, em que eram necessárias transformações de impedância, amplificações e outras operações, projectava-
se um circuito à base de componentes electrónicos discretos. Com os avanços notáveis da electrónica e dos circuitos
integrados a necessidade de projectar circuitos a partir de componentes discretos foi substituída por métodos de
condicionamento de sinal mais fáceis e de maior confiança. Existe actualmente, uma variedade de pastilhas de
circuitos integrados contendo muitos circuitos especiais e amplificadores de uso geral, que permitem resolver
problemas de condicionamento de sinal de uma forma rápida, com pequenas dimensões, baixo consumo de energia e
baixo custo.
Em geral, a utilização de CI’s implica uma certa familiaridade com a variedade destes dispositivos disponível no
mercado, respectivas especificações e limitações, antes de os poder aplicar na resolução de um problema específico.
Além destes CI’s especializados, há um tipo de amplificador que tem larga aplicação como bloco de construção em
aplicações de condicionamento de sinal. Estes dispositivos, chamado de amplificador operacional ou abreviadamente
Amp Op, existe há muitos anos, primeiro feito com válvulas, depois com transístores discretos e actualmente como
circuito intergrado. Embora existam muitas linhas de fabrico de Amp Ops com especificações diversas, têm todos
características de operação comuns que podem ser aproveitadas em circuitos básicos com amplificadores
operacionais em geral.
Historicamnete, os amplificadores operacionais foram desenvolvidos na década de 40 e eram construídos com

válvulas. Evidentemente as características destes primitivos AMP OP´s eram bastantes precárias. Com o invento do
transístor, no final da década de 40, foi possível a construção de amplificadores operacionais com características
razoáveis. Porém, em 1963, surgiu o primeiro AMP OP monolítico ( circuito integrado ) lançado pela “ Fairchild ”( USA )
- A 702. este AMP OP apresenta uma série de problemas, tais como: baixa resistência de entrada, baixo ganho, alta
sensibilidade a ruídos, necessidade de alimentação positiva e negativa de valores diferentes ( p.e.: -6 V e + 12 V ) etc.
Foi então que esta mesma empresa lançou em 1965 o conhecido A 709. Este último é considerado o primeiro AMP
OP realmente “ confiável ”lançado no mercado. A seguir, a mesma equipa que projectou o A 709, cria o famoso A
741, o qual foi lançado pela Fairchild em 1968. Até hoje estes dois AMP OP´s ocupam posição de destaque.
Evidentemente existem hoje diversos AMP OP´s com características superiores às do 709 ou 741, por exemplo: LF
351 ( National ) e CA 3140 ( RCA ), Entre outros.
A tecnologia utilizada na fabricação do 741 e do 709 é denominada BIPOLAR pois a sua estrutura interna utiliza
transístores bipolares. Por outro lado, o 351 utiliza tecnologia BIFET pois a sua estrutura interna utiliza uma
combinação de transístores bipolares com transístores JFET´s. Uma grande vantagem da tecnologia BIFET é a alta
resistência de entrada do AMP OP, devido á utilização dos FET´s no estágio de entrada .

2.2 SIMBOLOGIA E ESTRUTURA INTERNA
O símbolo utilizado para representação esquemática de um amplificador operacional, abreviadamente Amp Op, é o
seguinte:
Figura 18 - Símbolo do AMP OP
Figura 19 - Terminais de ligação - A 741.
A figura seguinte representa o circuito de entrada de um amplificador operacional, este circuito é conhecido como
amplificador diferencal, devido ao facto da tensão de saída Vsaída ser directamente proporcional à diferença entre as
tensões de entrada (V1 – V2). Idealmente os transístores T1 e T2 são idênticos, tal como as duas resistências de
colector, o que faz a tensão de saída ser igual a zero, quando V1=V2.
Figura 20 - Etapa de entrada de um amplificador operacional - Amplificador diferencial
Os manuais dos fabricantes de Amp op’s especificam normalmente as suas características fundamentais e, na maioria
dos casos, indicam mesmo o esquema destes circuitos.
Embora não seja intenção apresentar o estudo da estrutura interna dos amplificadores operacionais, mas sim
especificar as suas características aos terminais, alguns dos circuitos onde se empregam e algumas das aplicações
correntes em controlo, convém, no entanto, fazer uma breve referência às partes mais importantes da sua estrutura.
Através do manual de um dos fabricantes de amplificadores operacionais representamos o esquema do Amp op
A741.

Figura 21 - Esquema interno do Amp op A 741.
O amplificador diferencial tem como função amplificar a tensão diferencial, diferença na entrada, oferecendo uma
resistência de entrada elevada. Este andar determina praticamente as características fundamentais do amplificador
operacional, tais como a estabilidade do ganho, a razão de rejeição em modo comum, a impedância de entrada, a
largura de banda, as tensões e correntes de erro, o ruído. Os blocos seguintes têm pouca influência nestes
parâmetros. Por esta razão o andar diferencial é cuidadosamente projectado e construído.
Este amplificador diferencial típico apresenta as bases de Q1 e Q2 ligadas às entradas não inversora e inversora
respectivamente, os seus colectores encontram-se unidos e são alimentados a partir do transístor Q8 pela fonte de
alimentação (pólo positivo) e os seus emissores encontram-se ligados através de vários transístores e resistências
iguais (R1 e R3), unidas pelo terminal de alimentação (pólo negativo) Os vários andares seguintes são estágios
clássicos de amplificação obtendo-se dessa forma um excelente amplificador.
A maioria dos amplificadores operacionais, previstos para aplicações gerais tem em comum certas características
básicas. Quais são e o que representam para as condições de entrada e saída, assim como as relações entre elas,
podem ser definidas mais facilmente considerando o Amp op “IDEAL”.
Primeiramente iremos analisar as propriedades do Amp op “IDEAL”, posteriormente iremos verificar os erros e
limitações ( devido às diferenças inevitáveis no comportamento ) do Amp op REAL ( prático ) em relação ao Amp op
“IDEAL”.
O símbolo convencional do amplificador operacional é o representado na figura 18. O vértice do triângulo indica o
sentido de circulação do sinal. Na maioria dos Amp op’s utilizados hoje em dia, as entradas de sinal 2 e 3 estão
equilibradas. Segundo a aplicação do Amp op ambos os sinais ( tensões ) de entrada podem ser variáveis, reflectindo
variações nas condições de saída ou entrada, ou um sinal de entrada pode estar a um potencial de referência ( fixo ) e
o outro variável. O sinal de saída (V0) será proporcional à diferença entre os sinais de entrada ( V1 e V2 ) e não ao valor
absoluto de cada uma.
Esta proporcionalidade verifica-se como é evidente, dentro dos limites de saturação positivo e negativo do Amp op
(  15 V).
Descrição dos terminais do amplificador operacional 741
 Entrada V1 ( pino 2 ) – Invert. Input ( Entrada Inversora ).

Toma o nome de entrada inversora porque no caso do sinal ser aplicado neste ponto ( 2 ), aparecer na
saída( V0 ) invertido.

 Entrada V2 ( pino 3 ) – Non Invert. Input ( Entrada não Inversora ).
Toma o nome de entrada não inversora porque no caso do sinal ser aplicado neste ponto ( 3 ), na saída
não aparecer invertido.
 Alimentação positiva ( pino 4 ) – [ - 3 V a - 18V ]
 Saída ( pino 6 )
 Alimentação positiva ( pino 7 ) – [ + 3 V a + 18V ]
 Sem Conexão ( pino 8 )
2.3 CARACTERÍSTICAS FUNDAMENTAIS

Se considerarmos ( V1 – V2 = Vin e Vo = Vout ) no amplificador ideal a relação existente entre a entrada e a saída de
sinal será, em Vout = A. Vin em que A representa o ganho diferencial do Amp op cujo valor será infinito (  ).
Mas para isto se verificar teremos que ter:
 Zin – Impedância de entrada é infinita (  ).

 Z0 – Impedância de saída será igual a zero.
Sendo estes os parâmetros do Amp op IDEAL, podemos tirar as seguintes características:
 Sendo o ganho diferencial ( em malha aberta ), (A), de valor infinito isto significa que qualquer sinal de entrada,
por muito pequeno que seja saturado na saída, isto é a saída atinge o seu valor máximo ( aproximadamente o
valor da tensão de alimentação  15V ).
 Sendo a impedância de entrada Zin infinita isto significa que o gerador do sinal de entrada no Amp op não é
afectado por este, isto é não passa corrente de sinal pelos terminais de entrada. Correntes nulas entre os
terminais de entrada.
 Sendo a impedância de saída nula, então a tensão Vout de saída não é afectada pela carga externa e o Amp op é
capaz de entregar qualquer corrente que se necessite podendo também trabalhar como gerador de impedância
nula, para uma etapa amplificadora situada posteriormente.
 Tempo de resposta nulo. Isto é a resposta em frequência é completamente plana e a largura de banda é infinita.
 Desvio nulo - Se o sinal de entrada é zero, então o sinal da saída também é zero. Não responde a tensões de
modo comum ( Vc ) aplicadas aos terminais de entrada. Se V1 = V2 e da mesma polaridade, então V0 será igual a
zero.
Destas características ideais podemos deduzir duas propriedades extremamente importantes na análise de circuitos
com estes dispositivos:
 A tensão diferencial de entrada é nula.

 Não há corrente nos terminais de entrada.

A primeira característica determina os terminais de entrada como tendo o mesmo potencial ou como sendo um curto-
circuito.
Contudo, a segunda faz o curto-circuito como não condutor de corrente ou como sendo um circuito aberto. A
característica tensão - corrente, U - I , deste dípolo resume-se a um ponto na origem. Diremos que é uma massa
virtual, na medida em que é um conceito extremamente poderoso na análise dos circuitos com amplificadores
operacionais.
2.4 ESPECIFICAÇÕES DOS AMPLIFICADORES OPERACIONAIS

Para além das características dos Amp ops indicadas anteriormente, há outras que é necessário ter em conta ao
projectar aplicações. Estas características são dadas nas especificações de cada Amp op juntamente com o ganho em
malha aberta e impedâncias de entrada e de saída já definidos. Algumas dessas características são:
Tensão de ajuste de entrada – Em muitos casos, a tensão de saída do amplificador operacional pode não ser zero
quando a tensão de entrada é zero. A tensão que é necessário aplicar entre os terminais de entrada para levar a saída
a zero é a tensão de ajuste de entrada.
Figura 23 -Tensão de ajuste de entrada do Amp op A 741
Desvio da tensão de ajuste de entrada – É a variação verificada na tensão de ajuste quando varia a temperatura. È
medida em V/ºC.
Figura 24 - Desvio da tensão de ajuste de entrada do Amp op A 741
Corrente de ajuste de entrada – Do mesmo modo que pode ser necessário uma tensão de ajuste entre as entradas
para levar a zero a tensão de saída, também pode ser necessário uma diferença entre duas correntes nas entradas
para que a tensão de saída seja nula. A esta diferença de correntes dá-se o nome de corrente de ajuste de entrada.
Figura 25 - Corrente de ajuste de entrada do Amp op A 741
Desvio da corrente de ajuste de entrada – É a variação verificada nessa corrente devido à temperatura. È medida
em nA/ºC.
Figura 26 - Desvio da corrente de ajuste de entrada do Amp op A 741

Corrente de saída em curto circuito – É o valor máximo da corrente que o dispositivo pode fornecer.
Figura 27 - Corrente de saída máxima do Amp op A 741
Taxa de subida ( slew-rate ) – Indica a velocidade de crescimento da tensão à saída quando é aplicado um sinal
em degrau de grande amplitude na entrada. Exprime-se em V/s.
Figura 28 - Taxa de subida do Amp op A 741
Largura de banda de frequência de ganho unitário – A resposta em frequência do Amp op é representada

tipicamente por um diagrama de bode de ganho de tensão em função da frequência. Este diagrama toma um relevo
importante no projecto de circuitos em C.A. O comportamento com a frequência pode ser avaliado, determinando a
frequência a que o ganho do amplificador operacional em malha aberta se torna unitário, ficando assim determinada a
largura de banda de frequência de ganho unitário. De salientar que a largura de banda diminui com o aumento do
ganho.
Figura 29 - Largura de banda do Amp op A 741

2.5 MONTAGEM INVERSORA
Devido ao elevado ganho diferencial ( A ), o amplificador operacional na prática é sempre usado com salvo alguns
casos específicos de aplicação.
A realimentação permite estabelecer através do circuito exterior, uma grande variedade de relações entre as tensões
de entrada e de saída.
O circuito da figura exemplifica uma utilização do amplificador operacional ( note-se que a entrada não utilizada deve
ser sempre ligada à massa, esta ligação pode ser feita através de uma resistência, de valor normalmente equivalente
ao R1//R2).
R2
I2
R1 I
-
I1 ε
+
VIN VOUT
Figura 30 - Amplificador inversor
A resistência R2 é usada para realimentação, da saída do Amp op para a entrada inversora, R1 liga a tensão de
entrada ao mesmo ponto.
R1 é da ordem dos 500  a 100 K enquanto que R2 é da ordem dos 5 K a 100 K. Estes são valores unicamente
de referência pois em casos reais o valor de R1 deverá ser superior a 1 K para que a corrente de entrada do
amplificador operacional não seja excessiva.
Ao ponto de união das duas malhas ( entrada e realimentação ) chama-se ponto de adição ou ponto de soma.
Considerando o funcionamento do Amp op “IDEAL”, teremos:
A tensão no ponto de adição é igual ao nível de tensão da entrada 3 (+ ) do Amp op ( zero neste caso ), em virtude de
se considerar a impedância de entrada (Zin) infinita. Diz-se, por isso, que no ponto de adição se encontra localizada a
massa virtual.
Entre os terminais de entrada não circula corrente, pois que a impedância entre os terminais 3 ( + ) e 2 ( - ) é infinita (
Zin =  ).
Assim, a soma das correntes no ponto de adição terá de ser zero.
I1 - I 2  0 ; I1  I 2
Tomando em consideração o exposto atrás, temos ainda que:
e,
e como:
virá:

A resposta do circuito é dada por:
R2
Vout    Vin
R1
Desta última expressão podemos concluir que o Amp Op ligado como a figura da página anterior indica, funciona como
amplificador inversor cujo ganho da montagem nos é fornecido pela relação - R2 /R1 ( quociente entre a resistência de
realimentação e a resistência de entrada ).
Este dispositivo deverá também servir como atenuador, desde que se faça: R2 < R1 .
Figura 31 - Visualização do sinal de entrada e de saída num amplificador inversor
Um ponto de saliência nesta montagem refere-se à resistência ou impedância de entrada R1 que este apresenta que
em geral não é muito alta. Portanto, embora com um ganho ou atenuação variável este circuito não apresenta uma
impedância de entrada elevada o que seria o desejado.
Características da montagem
R2
 O ganho de tensão é A u  
R1
 A impedância de entrada é R1
 I 1 = I 2 para qualquer valor de R2
 Exemplos de Aplicação
1. Um amplificador inversor tem R1 = 2 K, R2 = 10 K e US = + 1,5 V. Calcule:
A tensão de saída Uout.

A tensão nos terminais da resistência R1.

2.6 MONTAGEM NÃO INVERSORA
Se ao amplificador inversor da figura 30, trocarmos os sinais aplicados às entradas; inversora (-) e não inversora (+)
isto é: aplicar o sinal Vin à entrada não inversora (+) e ligar a entrada inversora (-) à massa, através de R1, teremos o
circuito apresentado.
I2 R2
I1 R1
–
Vout
Vin +
Figura 31 - Amplificador não inversor
O ganho do circuito obtém-se a partir da soma das correntes na junção soma onde a tensão não é agora nula, mas
sim Vin ( potencial no terminal inversor é sempre conduzido a igualar o potencial do terminal não inversor, Referência ).
Assim teremos:
O ganho deste circuito nunca pode ser inferior à unidade, por isso nunca há uma acção atenuadora. Se colocarmos
uma resistência na entrada não inversora (+) equivalente a R1//R2, obtém-se um cancelamento de efeitos de alteração
da corrente de polarização causados por variações de temperatura ou da tensão de alimentação.
O novo circuito seria o apresentado de seguida.
R2
R1
–
Vout
R1//R2
Vin +
Figura 32 - Amplificador não inversor com resistência de redução de assimetria
Para a analise de um amplificador não inversor utiliza-se o conceito de curto circuito virtual. Este define as duas
características fundamentais dos amplificadores operacionais. O curto circuito virtual é um curto circuito para a tensão,
mas revela-se um circuito aberto para a corrente, uma vez que enquanto o amplificador operacional estiver a funcionar
na zona linear, sem saturação positiva nem negativa, o ganho de tensão em anel ou malha aberta é infinito, existindo
um curto circuito virtual entre os dois terminais de entrada.

De salientar ainda que, a entrada inversora segue a entrada não inversora. Se a tensão da entrada não inversora
aumentar ou diminuir, a tensão da entrada inversora aumenta ou diminui imediatamente para igual valor. Esta acção
de seguimento do líder denomina-se por bootstrapping. Em analise teremos:
Imagine-se na figura 32, um curto circuito virtual entre os terminais de entrada do Amp op. Então, isto significa que a
tensão de entrada surgirá em R1, como se indica.
Figura 33 - Analise da tensão de entrada na montagem não inversora
Em consonância com o que foi exposto fica:
Uin = R1 . I1
A corrente de entrada I1 é igual à corrente de saída I2 uma vez que não existe corrente na entrada do amplificador
operacional. A tensão de saída é dada por:
Uout = ( R1 + R2 ) . I1
Se dividirmos Uout por Uin teremos o ganho em tensão:
Sendo a resposta de saída desta montagem dada por:
De frisar que, como a entrada é feita directamente na entrada não inversora do Amp op, a impedância de entrada é
muito alta, visto que é efectivamente igual à impedância de entrada do amplificador operacional.
Características da montagem
 O ganho de tensão é :
 A impedância de entrada é infinita.
 I 1 = I 2 para qualquer valor de R2

2.7 AMPLIFICADOR DE GANHO UNITÁRIO – SEGUIDOR DE TENSÃO OU
BUFFER
Por vezes há a necessidade de adaptar impedâncias de entrada para que os sinais sejam totalmente transmitidos
entre as diversas etapas de um circuito. Para tal, poderemos recorrer a amplificadores operacionais com uma
configuração ilustrada na figura 76 e que será descrita de seguida.
- Vout
Vin +
Figura 34 - Buffer ( Seguidor de tensão )
Neste circuito básico e a partir do circuito da figura, admite-se:
R1 = ∞
RF = 0
A relação entre o sinal de entrada ( Vin ) e o sinal de saída (Vout) do circuito da figura é dado por:
RF
Vout = Vin × ( 1 + )
R1
ou de outra forma,
0
Vout = Vin × ( 1 + )
∞
Podemos concluir que:
Vout  Vin
A impedância de entrada deste circuito é a própria impedância de entrada do Amp op. A tensão de saída segue
exactamente a tensão de entrada numa zona definida pela tensão de saturação,  Vsat. ( tensões de alimentação do
Amp op,  15V). A corrente de saída é limitada á corrente de curto-circuito do Amp op, assim como a impedância de
saída, sendo esta inferior a 100 ( Amp op REAL ).
O seguidor de tensão ou emissor é essencialmente um transformador de impedância na medida em que transforma
uma tensão de alta impedância na mesma tensão a baixa impedância. Desta forma a fonte de sinal fica isolada não
sendo afectada por impedância de carga nos circuitos posteriores.
 Exemplos de Aplicação
1. O circuito da figura seguinte representa um amplificador de corrente. As correntes de base e de colector do transístor,
sabendo que o ganho β do transístor em questão é de 80, são respectivamente ( UBE = 0,7 V):
Figura 35 - Circuito em análise

2.8 AMPLIFICADOR SOMADOR INVERSOR
Uma modificação corrente do amplificador inversor é um amplificador que soma duas ou mais tensões aplicadas. Este
circuito representa-se na figura 36 para o caso da soma de duas tensões de entrada.
IF RF
I1 R1
V1
I
_
I2 R2 Vout
V2
+
Figura 36 - Amplificador somador inversor
A corrente de entrada através de R 1 é:
U1
I1 
R1
e através de R2:
U2
I2 
R2
a corrente total de entrada é dada por
I  I1  I 2
Sendo a tensão de saída:
U0   R  I
Substituindo teremos:
 U U 
U 0   R   I1  I 2    R   1  2 
 R 1 R2 
A função de transferência deste amplificador é dada por:
 R R 
U o     U1   U 2 
 R1 R2 
Isto significa que podemos ter um ganho de tensão diferencial para cada sinal de entrada; a saída é a soma das
entradas amplificadas. A mesma ideia aplica-se a um número de entradas qualquer pois podemos acrescentar uma
nova resistência para um novo sinal de entrada.
Frequentemente, precisamos de um circuito que some dois ou mais sinais de entrada. Nesse caso, podemos utilizar
um somador.

A figura 37 mostra um misturador de sinais ( mixer ).
Figura 37 - Misturador de sinais
Este circuito é uma forma de misturar dois sinais de áudio de fontes diferentes. A resistência ajustável permite ajustar
o nível de entrada e, o controle de ganho permite ajustar o volume da saída.
Diminuindo o Nível 1, podemos fazer com que o sinal U1 tenha um volume maior na saída.
Diminuindo o Nível 2, podemos fazer com que o sinal U2 tenha um volume maior na saída.
Aumentando o ganho, podemos fazer com que os dois sinais aumentem de volume.
Um caso particular é o seguinte:
Figura 38 - Amplificador somador com as resistências iguais
Se todas as resistências tiverem o mesmo valor, teremos uma ganho unitário e a tensão de saída terá a seguinte
forma :
U 0    U1  U 2 
Um pormenor importante a referir relativamente a esta montagem prende-se com a necessidade de se realizar o ajuste
de offset. Ou seja, se as tensões de entrada V1 e V2 forem nulas a saída também deve ser nula, o que na realidade
não se verifica. A então a necessidade de a igualar a zero.
Figura 39 - Tensão de ajuste de entrada do Amp op A 741
Para se realizar este ajuste utiliza-se um potenciómetro ligado entre os terminais 1 e 5 do Amp op e o cursor central
ligado á tensão de alimentação negativa –VCC.
Figura 38 - Ajuste da tensão de saída

2.9 AMPLIFICADOR DIFERENCIAL OU SUBTRACTOR
Com frequência na instrumentação associada ao controlo de processos, é necessário fazer a amplificação de uma
tensão diferencial. Além desta, este tipo de montagem poderá ser empregue em circuitos comparadores e quando se
pretende anular sinais parasitas (ruídos).
Poder-se-á construir um amplificador diferencial usando um Amp op, como se ilustra na figura 80.
R2
R1 e1
Vin1 -
ε=0
Vin2 + Vout
R1 e2
R2
Figura 39 - Amplificador diferencial
A função de transferência desta montagem é:

R2
Vout = × ( Vin 2 - Vin1 )
R1
Este circuito caracteriza-se por ter um ganho ou atenuação variável dado pela relação entre R1 e R2 e responde à
diferença das tensões de entrada. É muito importante que o valor das resistências dos ramos de entrada sejam iguais
e que a resistência do ramo de realimentação negativa seja igual à resistência que liga a junção de referência (+) à
massa.
Este circuito apresenta uma desvantagem significativa que é ter impedâncias de entrada nos dois terminais que não
são altas, sendo iguais a R1+R2 na entrada V2 e R1 na entrada V1. Para utilizar este circuito quando for necessário ter-
se uma impedância de entrada elevada, usam-se seguidores de tensão antes de cada entrada. Este circuito tem
ganho variável e alta impedância de entrada, sendo muito útil em instrumentação.
– R1 R2
Vin1 +
_
Vout
– R1
+
Vin2 +
R2
Figura 40 - Amplificador diferencial com entradas de alta impedância

2.10 MONTAGENS NÃO LINEARES - COMPARADOR
Quando um amplificador operacional é empregado como comparador, uma entrada é ligada a uma tensão de
referência (VREF) enquanto a outra é ligada a um sinal variável (Vin).
O amplificador operacional opera em circuito aberto (sem realimentação negativa) logo responderá à diferença de
potencial entre as duas entradas.
Devido ao elevado ganho, o nível de saída saturará aproximadamente na tensão de alimentação (  15V ) à mínima
diferença entre os sinais VREF e Vin.
Vin -
Vout
VREF
+ –
Figura 41 - Comparador de tensão
Supondo a tensão de referência VREF = 6V, quando o sinal variável de entrada Vin for menor que o sinal de referência,
a saída Vout será igual à tensão de alimentação positiva (  +15V ), quando for maior que o sinal de referência, a saída
será igual à alimentação negativa (  -15V ). A saída muda quando os sinais são iguais, se as entradas forem
invertidas, a relação de fase entrada/saída, também será invertida.
Vin
VREF
t
Vout
+
0
t
Figura 42 - Curvas de entrada e de saída de um circuito comparador
De salientar que em operação com fonte de alimentação não simétrica os níveis de saída variarão entre  +15V e zero
( considerando a alimentação unicamente de + Vcc.
2.11 INTEGRADOR

Este circuito é muito utilizado na industria pela sua aplicabilidade nas malhas de controlo PI e PID. Podemos notar pelo
circuito seguinte que no lugar da resistência de realimentação temos um condensador. Isto significa que no decorrer
do tempo o ganho desta configuração mudará, uma vez que, inicialmente o condensador está descarregado
comportando-se como um curto circuito R= 0 . Com o inicio da carga a sua resistência aumentará segundo uma
constante de tempo definida por 1/(.R.C ). Analisaremos com mais pormenor este funcionamento mais à frente.
Fisicamente, é como se ao contrário de uma resistência fixa na realimentação, tivéssemos um potenciómetro o qual se
variava para obter um aumento do ganho em tensão até atingir o valor máximo de infinito, o que ocorrerá quando o
condensador estiver totalmente carregado.
S
Vin R1
–
Vout
+
Figura 43 - Circuito integrador
A amplitude da tensão de saída Vout é determinada pelo tempo t que a tensão de entrada Vin está aplicada, assim
como dos valores (R) e (C).
t ×Vin
Vout =
R ×C
Onde t representa o tempo que a saída Vout leva a atingir um determinado valor quando na entrada se aplica um sinal
qualquer Vin. Outra forma de definir a tensão de saída é através da aplicação da 1.ª lei de Kirchhoff ao circuito acima,
temos:
Ui dU
C o  0
R1 dt
Ou seja:
t
1
U0  
R1  C
 Ui  d t 
0
t

1
Vout    Vin dt  VC (0)
R C 0
No circuito está incluída uma chave (S) em paralelo com o condensador na realimentação cuja função é fazer o retorno
a zero da tensão de saída. Isto acontece em qualquer momento durante a integração, porque ao ligar (S) o
condensador é curto circuitado.
Na prática, esta chave (S) é fechada periodicamente a um nível pré-ajustado produzindo então uma forma de onda
como se indica figura seguinte. Supondo por exemplo uma tensão Vin constante aplicada na entrada inversora.
Se R e C se mantiverem constantes e se t representar o tempo em que (s) se mantém aberto, então variando o sinal
Vin também varia a amplitude de Vout. Exemplos a tracejado.
t (seg)
Vout1
Vout Módulo 7 – Amplificadores Operacionais Página 24
Vout2
Figura 44 - Visualização da saída Vout de um circuito integrador
Vejamos então o funcionamento do circuito integrador.

No momento em que se aplica o sinal Vin no terminal inversor (-), estabelece-se um regime transitório, isto é, o
condensador não se carrega instantaneamente, inicialmente está em curto-circuito. Assim o ganho do Amp op será
zero e a saída Vout também será zero. À medida que o condensador se vai carregando, aumenta o ganho do Amp op e
a saída é conduzida a um valor diferente de zero. O tempo que a saída Vout leva a atingir um determinado valor deduz-
se da fórmula anterior.
Vout × R × C
t=
Vin
Desta dedução podemos concluir o seguinte:
 Aumentando ou diminuindo a resistência R, a corrente de carga do condensador diminui ou aumenta

respectivamente fazendo com que a carga ou descarga do condensador C se faça num tempo t maior ou menor.
 Aumentando ou diminuindo a capacidade do condensador C obtém-se o mesmo resultado, do caso anterior.
 Não alterando os valores de R e C mas variando agora o

sinal de entrada Vin, o tempo t aumentará ou não
conforme Vin seja menor ou não. Se Vin aumenta então o
tempo t diminui.
Antes de terminarmos a análise do integrador é conveniente

chamar à atenção do seguinte: O circuito da figura está
representado com o terminal não inversor (+) ligado
directamente à massa. No entanto é usual na prática, ligar este
terminal à massa através duma resistência de valor igual à
do terminal inversor. Isto faz-se para se conseguir um maior
nível de rejeição a sinais comuns às duas entradas ( sinais
parasitas ).
Como exemplo se aplicarmos um sinal quadrado simétrica na

entrada do integrador, obteremos uma saída triangular,
conforme mostra a figura 4.33:
Figura 45 - Tensão de saída de um amplificador diferenciador

quando se aplica um sinal quadrangular na entrada.
Neste caso, a tensão de saída apresenta valores de pico dados pela seguinte relação:
Up  T
Uop 
4  R1  C
2.12 DIFERENCIADOR

Este circuito apresenta uma característica muito importante no que diz respeito ao ganho já que este depende da
frequência. O ganho será dado pela expressão A=.R.C. e como o condensador se encontra à entrada do circuito,
quanto maior a frequência de funcionamento, maior será o ganho, visto que a “impedância” do condensador diminui
com o aumento da frequência. De relembrar que esta reactância capacitiva é dado por:
1
Xc 
2..f .C
C
–
Vout
Figura 46 - Circuito diferenciador
Se aplicarmos um sinal Vin positivo na entrada (-) do circuito, inicialmente verifica-se um efeito transitório, o
condensador comporta-se como um curto-circuito ( resistência nula ), isto implica um ganho infinito, -R / 0 = - , dando
origem à saturação do Amp op, isto é, um sinal de saída Vout igual a - 15V.
Passado este efeito inicial, o condensador começa a carregar lentamente até ao seu valor máximo o que corresponde
nesta altura a uma resistência infinita ( condensador totalmente carregado comporta-se como se o circuito estivesse
aberto ) o que implica um ganho zero, -R / = 0,, dando origem a um sinal de saída Vout igual a zero.
Portanto o ganho do Amp op irá variar desde (   a 0 ), o que corresponde em termos de sinal de saída ( Vout, - 15V a
0 V e + 15V a 0 V ), respectivamente se o sinal Vin na entrada for positivo ou negativo.
Mas, atendendo ao princípio básico de funcionamento dos Amp op, verificamos que na junção soma ( terminal
inversor ) o potencial tem que ser igual ao potencial da junção referência ( terminal não inversor ) que neste caso é
zero.
Então no momento inicial quando se aplica o sinal Vin, ( devido ao comportamento do condensador ) este entra em
curto-circuito.
Como tal, podemos concluir que este circuito tal como se apresenta não tem significado prático e que esta situação
deve ser evitada.
Na prática este circuito apresenta-se do seguinte modo:
RF
R1 C
–
Vout
+
Figura 47 - Circuito diferenciador com resistência à entrada
Analisando este circuito verifica-se que quando se aplica o sinal, no momento inicial o ganho já não será infinito mas
sim limitado por R1 através da relação RF / R1, decrescendo depois até zero, ( condensador totalmente carregado ).

A resistência R1 além de limitar o ganho máximo do Amp op, limita também a corrente de carga do condensador,
determina o tempo que a tensão de saída Vout leva desde um valor máximo + ou - ( imposto pelo ganho do circuito RF /
R1 ) até zero.
Se aplicarmos a 1.ª lei de Kirchhoff ao circuito, teremos:
dUi U 0
C  0
dt R f
De onde se obtém:
dUi
U0   R f  C 
dt
Verifica-se que o sinal de saída apresenta uma inversão em relação ao sinal de entrada.
Se aplicarmos um sinal triangular simétrico na entrada de um diferenciador, a sua saída apresentará um sinal
quadrangular, conforme a figura 4.29. De facto, o sinal triangular pode ser visto como um conjunto de “ rampas
”ascendentes e descendentes, cujas primeiras derivadas são constantes.
A saída tem os valores de pico dado por:
Up 4U p
U op  Rf C  Rf C
T T
2
Figura 48 - Tensão de saída de um amplificador diferenciador quando se aplica um sinal triangular na entrada.
Se aplicarmos uma onda quadrada na entrada do diferenciador, teremos uma série de pulsos agudos - Spikes - na sua
saída.
Figura 49 - Tensão de saída de um amplificador diferenciador quando se aplica um sinal quadrangular na entrada.
2.13 LIMITAÇÕES DOS AMPLIFICADORES OPERACIONAIS

2.13.1 Corrente de alimentação de entrada
A suposição de que nos terminais de entrada não há corrente não é real, bastando para isso verificarmos que é
necessário a corrente de base dos transístores – Input bias current .
É definida como sendo metade da soma das correntes de cada um dos terminais da entrada quando a tensão de saída
é nula.
IIB1  IIB2
IIB 
2
Figura 50 - Corrente de alimentação da entrada
O seu sentido pode ser positivo ou negativo conforme os transístores são NPN ou PNP. No A 741 o valor típico é de
300 nA, sendo 1500 nA o valor máximo.
2.13.2 Corrente de compensação da entrada

É definida como sendo a diferença entre as correntes de entrada quando U o = 0 – Input offset current.
IIO  IIB1  IIB2
O A 741 apresenta o valor típico de 80 nA e máximo de 500nA.

Qualquer destas correntes tem derivas térmicas. A input offset current drift tem o valor de 0,5 nA / ºC
Podem atenuar-se estas correntes de entrada usando transístores com ganhos de corrente  elevados ou, então,
técnicas de compensação em que a corrente de alimentação é fornecida interiormente, diminuindo significativamente a
corrente de entrada como no CA 108 ( RCA ), em que IB máximo é de 3 nA e IIO máximo é 0,4 nA. A deriva térmica
máxima é de 10 pA / ºC.
O CA 3130, da RCA, representa o primeiro AMP OP com transístores de entrada Mosfet canal P, os quais apresentam
correntes de entrada da ordem dos 2 pA e correntes de compensação IIO = 0,1 pA. O andar de saída é um par
complementar Mosfet.
Figura 51 - Técnica de compensação
2.13.3 Tensão de compensação da entrada

É a tensão que deve ser aplicada à entrada de modo a fazer com a tensão de saída seja U o= 0 – input offset voltage.

Isto porque os amplificadores apresentam uma saída não nula quando a tensão diferencial de entrada é nula.
O A 741 apresenta UIO = 2 mV como valor típico e 6 mV como valor máximo.
Figura 52 - Tensão de compensação de entrada
Esta tensão aparece amplificada na saída

R  R2
Uo  1  UIO
R1
uma vez que, UIO constitui o sinal numa montagem não inversora. As figuras seguintes apresentam processos de
realizar essa compensação quer não existam terminais apropriados quer existam , como no caso do A 741.
Figura 53 - Compensação externa na montagem inversora
Figura 54 - Compensação externa na montagem não inversora
Figura 55 - Compensação usando os terminais do AMP OP
2.13.4 Razão de rejeição do modo comum ( CMRR )

O amplificador ideal só responde aos sinais diferenciais e ignora os sinais comuns a ambas as entradas. Na realidade
o amplificador tem um pequeno erro no modo comum.
A razão entre o ganho do modo comum e o ganho diferencial é a razão de rejeição do modo comum CMRR.
Este factor é normalmente expresso em dB, sendo maior nos amplificadores com transístores bipolares na entrada do
que naqueles que usam Fet. No A 741 e no C 3130 É DE 90 dB e no TL 074 é de 86 dB.
Este factor é importante no amplificador diferencial ou na montagem não inversora.
Na prática este factor dá a indicação de quanto varia a tensão de compensação de entrada em relação à variação da
tensão do modo comum.
2.13.5 Resposta em frequência

O amplificador real não tem um ganho infinito nem largura de banda infinita.
O A 741 tem um ganho de 200 000, numa largura de banda de 5 Hz e uma frequência de transição f T = 1 MHz.
Figura 56 - Resposta em frequência
Já vimos que uma consequência importante da realimentação negativa era o aumento da largura à custa da
diminuição do ganho.
Teremos em qualquer circunstância
A o  f H f T
Sendo A O o ganho em contínua.

Também se pode dizer que o produto ganho - largura de banda é constante.
Reduzindo o ganho 1000 vezes aumentamos a largura de banda 1000 vezes, isto é, com um ganho de 200 o
amplificador tem uma largura de banda de 5 KHz. Com ganho unitário, a largura de banda é de 1 MHz.
2.13.6 Slew rate

Traduz a velocidade máxima de resposta da saída a sinais de grande variação.
O A 741 apresenta um slew rate de 0,5 V / s, o que significa que o 741
demora 10 : 0,5 = 20 s a variar de 10 V a sua tensão de saída.
O efeito de slew rate é distorcer o sinal quando este ultrapassa a capacidade de
resposta do AMP OP.
Para o caso duma tensão sinusoidal de amplitude U m na saída, deve-se
observar a relação.
Figura 57 - Slew Rate
2   f  Um  SR
2.13.7 Impedância de entrada e de saída

No amplificador real nem a impedância de entrada é infinita nem a de saída é nula.

O A 741 especifica uma resistência diferencial de 2 M e uma resistência de saída de 75 .
Em informações mais detalhadas é possível constatar que a baixas frequências as impedâncias de entrada e saída
são resistivas, mas que para altas frequências a impedância de entrada torna-se capacitiva, enquanto a impedância de
saída torna-se indutiva.
Figura 58 - Impedâncias
2.13.8 Tensões de entrada

Temos a considerar os valores máximos da tensão de entrada tanto em modo comum
como diferencial para que não sucedam fenómenos de ruptura. O A 741 apresenta 
15 V e  30 V, respectivamente.
No entanto há também a considerar a gama de tensões de entrada em modo comum –

input common mode range – para as quais o amplificador diferencial tem um
funcionamento linear. No A 741 é de  13 V quando alimentado a  15 V.
Trabalhando fora desta zona poderá haver saturação ou inversão de polaridade.
Essa gama diminui com a diminuição da tensão de alimentação.
Figura 59 - Ondas de saída
2.13.9 Tensões de saída

A variação da tensão de saída – Output voltage swing – depende da tensão de alimentação e é determinada pela
saturação dos transístores de saída. É normalmente indicada para uma carga de 2 K. No A 741 essa variação é de
 13 V quando alimentado a  15 V.
2.13.10 Corrente de curto - circuito

Para impedir que haja um excesso de potência dissipada, há um circuito de protecção que
limita a corrente de saída a um determinado valor. No A 741 o transístor T12 realiza essa
função, tornando-se condutor quando a queda de tensão em R9 exceder a tensão de
arranque. Esta limitação verifica-se nas alternâncias positivas.
Já vimos que o transístor T14 limitava as alternâncias negativas. O A 741 tem uma
corrente de curto –circuito de 25 mA.
Figura 60 - Saída do A 741

3. TRANSISTORES DE EFEITO DE CAMPO
3.1 CARACTERÍSTICAS FUNDAMENTAIS

Os transístores bipolares convencionais ( BJT ) e os transístores de efeito de campo ( FET ) Field Effect Transístor
distinguem-se pela sua estrutura e teoria de funcionamento, há no entanto uma diferença que determina a sua
utilização : O transístor bipolar é comandado por corrente - corrente de base, enquanto o FET é
comandado por tensão - tensão da porta.
Existem dois tipos de FET´s:
 De junção, abreviadamente JFET ou simplesmente, FET

 De porta isolada ( IGFET ) ou, mais vulgarmente chamados, MOSFET
Os transístores de efeito de campo combinam as características de pequeno tamanho e baixo consumo de potência,
dos transístores de junção bipolares com a alta impedância de entrada das válvulas.
No seguinte esquema apresentam-se os vários tipos de FET’s existentes:
CANAL N - DEPLECÇÃO
JFET
CANAL P - DEPLECÇÃO
FET´S REFORÇO
CANAL N DEPLECÇÃO
MOSFET
CANAL P REFORÇO
DEPLECÇÃO
Como características os transístores de efeito de campo apresentam:
 A sua operação depende exclusivamente do fluxo de portadores maioritários. É portanto um dispositivo unipolar (
um só tipo de portador )
 É de mais simples fabrico, ocupa menos espaço num circuito integrado. logo, a densidade de integração pode ser
muito alta (dezenas de milhares de MOSFET’s num chip).
 Pode ser ligado como resistência de carga de valor preciso; logo é possível sintetizar um sistema digital com chips
de tecnologia MOS.
 Tem muita alta impedância de entrada (valores de 108 e 1012  dos JFET e 1014  dos MOSFET contra 106 
dos transístores de junção bipolares), permitindo um muito elevado FAN-OUT.
 Pode ser usado como “switch” bidireccional simétrico.
 Devido à carga armazenada em pequenas capacidades internas, pode funcionar como memória. (Caso do
MOSFET).

 É menos ruidoso que o transístor de junção bipolar.
 Apresenta tensão de saída nula quando a corrente de dreno é nula, podendo sintetizar excelentes chopper’s
- amostradores.
A principal desvantagem dos FET, relativamente aos BJT está no seu relativamente pequeno produto ganho-largura
de faixa. Outras desvantagens dos FET’s:
 São fisicamente mais frágeis que os BJT.
 São muito sensíveis a tensões exteriores induzidas, campos eléctricos e magnéticos.
 Os TJB’s podem também actuar a velocidades mais elevadas que os FET’s.
Os MOSFET’s utilizam-se sobretudo em chips LSI (Large Scale lntegration) tais como microprocessadores, memórias.
3.2 CONSTITUIÇÃO E SIMBOLOGIA

Um JFET de canal N, ou canal P é basicamente constituído por uma barra de semicondutor tipo N, ou tipo P com
contactos nas extremidades, que se identificarão por drain ( dreno ) e por source ( fonte ).
A gate ( porta ) é formada pela ligação das duas zonas tipo P ou tipo N, colocadas de ambos os lados da barra
semicondutora. Estas regiões são conectadas internamente com vista a obter-se no exterior um único terminal. A
região entre elas forma o canal, por onde circularão os portadores maioritários, depois de se aplicar uma tensão
entre o dreno e a fonte.
O JFET indica na figura da esquerda corresponde a um JFET ou FET de canal N, porque o canal entre a fonte e o
dreno é um semicondutor do tipo N, verifique-se que a seta aponta para dentro ou seja para o semicondutor N. O JFET
ilustrado na figura da direita corresponde a um JFET ou FET de canal P, a seta aponta para fora. O comportamento de
um JFET de canal P é complementar ao JFET de canal N, ou seja, todas as tensões e correntes são invertidas.
Em muitas aplicações de baixa frequência, a fonte e o dreno são intermutáveis, visto que se pode usar cada
uma das extremidades como fonte e a outra como dreno. De realçar que os terminais da fonte e do dreno não são
intermutáveis em altas frequências, já que os fabricantes minimizam, quase sempre, a capacidade interna no lado
do dreno do JFET. Quer isto dizer que, a capacidade entre a porta e o dreno é menor que a capacidade entre a porta e
a fonte.
Figura 61 - Constituição e simbologia do JFET
3.3 PRINCÍPIO DE FUNCIONAMENTO

A figura 62 representa um JFET de canal N com a polarização de dreno designada por UDD. Num JFET de canal N a
tensão no dreno é positiva e a tensão na fonte é negativa. O termo efeito de campo relaciona-se com as camadas de

depleção á volta de cada região P. Estas camadas de depleção ou barreira de potencial existem devido aos electrões
livres que se difundem das regiões N para as regiões P.
Figura 62- Polarização dreno - fonte do JFET
A porta tipo P e a fonte tipo N formam o díodo porta - fonte. Num JFET, o díodo porta - fonte é polarizado
inversamente através da fonte de tensão UGG, como mostra a figura 63. Devido a esta polarização inversa, a corrente
da porta IG é muito pequena, o que equivale a dizer que o JFET possui uma resistência de entrada quase infinita.
Um JFET típico apresenta uma resistência de entrada na ordem das centenas de Megaohms. Isto constitui uma
grande vantagem do JFET relativamente ao transístor BJT. Assim se aplica o excelente comportamento do JFET nas
aplicações que exijam elevada impedância de entrada.
Os electrões que passam da fonte para o dreno devem percorrer o estreito canal entre as camadas de depleção.
Quando a tensão da porta se torna mais negativa as camadas de depleção expandem-se e o canal condutor torna-se
mais estreito. Quanto mais negativa for a tensão da porta menor será o canal e por conseguinte, a corrente entre a
fonte e o dreno.
O JFET é um dispositivo controlado por tensão, porque a tensão de entrada controla a corrente de saída .
Num JFET, a tensão entre a porta e a fonte UGS determina a corrente que passa entre a fonte e o dreno. Quando UGS é
igual a zero passa a máxima corrente do dreno através do JFET uma vez que, o canal está completamente aberto. Por
outro lado, se UGS for um valor suficientemente negativo as camadas de depleção tocam-se e a corrente do dreno é
cortada ID = 0.
Figura 63 - Polarização porta - fonte do JFET
Esquematicamente temos que sendo UGS = 0 V:
 Se UDS = 0 V  ID =0 mA  canal completamente aberto ( simetria nas regiões de carga espacial).

Figura 64 - Efeito de UDS sobre o canal  UDS = 0 V
 Se UDS ↑  ID ↑  canal diminui ( carga espacial aumenta na zona mais afastada da fonte)
Quando UDS = Up ( pinch off ) o canal fecha – bloqueia e a carga especial ocupa o todo o canal.
Figura 65 - Efeito de UDS sobre o canal  UDS ≠ 0 V
3.4 CARACTERÍSTICAS DE SAÍDA

A figura 4 esquematiza um JFET com as tensões de polarização normais. Neste circuito a tensão porta - fonte UGS é
igual à tensão de alimentação UGG e a tensão dreno - fonte UDS é igual à tensão de alienação UDD.
Figura 66 - Polarização do JFET em fonte comum
Se no circuito da figura 66 fizermos o curto circuito entre a fonte e a porta, como mostra a figura 67, obtemos a máxima
corrente no dreno, já que UGS = 0 V estando o canal completamente aberto.
A figura 67 representa a característica de dreno, com a corrente ID em função da tensão UDS, nesta condição de porta
curto circuitada. Repare-se que a corrente de dreno aumenta rapidamente, tornando-se depois quase horizontal,
quando UDS for maior que UP.

Figura 67 - Curto circuito entre a porta e a fonte - UGS = 0 V e curva característica respectiva
Continuemos a analisar a característica UGS = 0 V. Se esta condição se verificar e nenhuma tensão se aplicar
externamente através de UDS, a corrente de dreno ID será nula, estando o canal totalmente aberto, comportando-se o
JFET como uma resistência.
Com o aumento de UDS, ID aumenta linearmente até IDSS, denominada por corrente de dreno quando UGS = 0 V, sendo
a máxima corrente de saída do JFET. Esta zona de funcionamento situada ate á tensão UP denomina-se por zona
óhmica uma vez que apresenta uma resistência constante designada por resistência óhmica do JFET - RDS e define-se
por:
O aumento da corrente de dreno provoca uma queda de tensão ao longo do canal, aumentando o potencial do dreno,
pelo que o canal se vai estreitando de modo mais acentuado na região do dreno. Esta diminuição da espessura do
canal vai diminuindo a corrente de dreno ID até atingir um valor constante, apesar dos aumentos de UDS.
A tensão UDS à qual começa ID constante é a tensão UP designada por tensão de estrangulamento ou de pinch-off. Se
UDS continua a aumentar, atingir-se-á uma situação onde ocorrerá a ruptura por avalanche entre o dreno e a porta,
com um aumento brusco de ID. Este ponto designa-se por UDS,max. Entre UP e UDS,max encontra-se a zona de
funcionamento activa.
Aplicando agora uma tensão UGS negativa, a região de depleção ou barreira de potencial, ao aumentar, provocará uma
diminuição da corrente de dreno para idênticos valores de UDS. A tensão pinch-off ocorre para valores inferiores de
UDS.
A característica mais baixa de UGS define-se por UGS,corte valor para o qual a corrente de dreno se reduz a zero, para
qualquer UDS, já que o canal fica totalmente fechado. Analisemos as curvas características com valor concretos.
Figura 68 - Curvas características de saída de um JFET ( característica de dreno )

Podemos verificar que IDSS apresenta o valor de 10 mA. Esta característica verifica-se quando UGS=0V. Verifica-se
também que a tensão de estrangulamento ou pinch-off é de 4 V sendo a tensão de disrupção de 30 V. À medida que
a tensão UGS vai ficando mais negativa a tensão de dreno também vai diminuindo para os mesmos valores de UDS.
A característica mais baixa é importante, note-se que UGS,corte tem o valor de – 4 V. Esta tensão reduz a corrente de
saída ID a quase a zero. Com esta tensão de corte as camadas de depleção tocam-se, desaparecendo o canal
condutor.
De realçar que:
UGS,corte = - 4 V e UP = 4 V
Estas duas tensões apresentam sempre a mesma amplitude, porque são valores para os quais as camadas de
depleção se tocam. Nas folhas de dados surge uma ou outra grandeza, considerando a outra grandeza com igual
amplitude e sinal oposto:
UGS,corte = -UP
Definindo o valor da resistência óhmica do JFET temos que:
3.5 CARACTERÍSTICAS DE TRANSCONDUTÂNCIA

Como referimos anteriormente o transístor JFET era comandado por tensão e fornece uma corrente. Dizemos que
se trata de uma fonte de corrente controlada por tensão. A corrente de saída é a ID e a tensão de controlo ou de
entrada é a UGS.
A característica de transcondutância de um JFET é a representação gráfica de ID em função de UGS . Lendo os valores

da corrente de dreno e da tensão porta - fonte da figura 54 traça-se a característica da figura que se segue.
Figura 69 - Curvas características de transcondutância
Repare-se que a característica é não linear uma vez que, a corrente aumenta mais depressa quando UGS tende para
zero. Qualquer JFET tem uma característica de transcondutância semelhante à da figura 69. Os pontos extremos da
característica são UGS, corte e IDSS.

Figura 70 - Curva característica de transcondutância
A figura 70 mostra uma característica de transcondutância normalizada. Diz-se normalizada porque se representam as
relações ID/IDSS e UGS/UGS,corte. Na figura pode verificar-se que no ponto de semicorte em que:
U GS 1

U GS,corte 2
produz-se uma corrente de dreno:
ID 1

I DSS 4
Ou seja, quando a tensão da porta for metade da tensão de corte, a corrente de será um quarto do seu valor máximo.
A equação desta característica é dada matematicamente pela expressão:
2
 U GS 
ID  I DSS  1  
 U GS,corte 
 
onde:
ID - corrente de dreno
IDSS - corrente máxima de dreno
UGS - tensão de polarização Gate-Source
UGS,corte - tensão Gate-Source para ID= 0
Devido à grandeza ao quadrado na expressão anterior, os transístores JFET são frequentemente chamados de
dispositivos de lei quadrática.

3.6 CIRCUITOS DE POLARIZAÇÃO
3.6.1 Polarização fixa – Polarização de gate

O esquema da figura 71 mostra um circuito de polarização fixa. Circulando na malha da esquerda e desprezando a
corrente de gate obtém-se UGS = UGG. Como se mostra no gráfico da figura 72 o P.F.R. pode variar muito com esse
tipo de polarização, visto que UGS se mantém constante e por isso ID pode variar significativamente, o que origina
grande variação do PF.R., que é dado pelo par ordenado ID e UGS.
Figura 71 - Polarização fixa ou de gate
Considerando que um transístor J-FET 2N5459 tem para os parâmetros e os seguintes valores:
UGS,corte (max) = - 8 V IDSS = 20 mA

UGS,corte (min) = - 2 V IDSS = 8 mA
Se considerarmos a tensão de polarização UGS = -1 V, verificamos através da curva de transcondutância que o P.F.R.
pode variar entre os dois pontos extremos indicados na figura 72, que são obtidos traçando uma recta vertical para
UGS = -1 V. Definindo o ponto de funcionamento do circuito temos:
2
  2
  I D  I DSS (min)  1   1   I D  2 mA
U GS
Q1  I D  I DSS (min)  1 
 U GS,corte   4
 
2
  2
  I D  I DSS (max)  1   1   I D  15,3 mA
U GS
Q2  I D  I DSS (max)  1 
 U GS,corte   8 
 
Figura 72 - Variação do ponto de funcionamento
Como se verifica, com estes dados do fabricante podemos ter, eventualmente, para o mesmo tipo de transístor, um
P.F.R., que pode variar entre Q1 e Q2. Com estes valores podemos concluir que se trata do pior método de polarização
com FET´s.

3.6.2 Autopolarização
A figura 73 mostra a polarização do transístor utilizando apenas uma fonte de alimentação. A queda de tensão que se
verifica na resistência da fonte origina a polarização inversa como se pode analisar, circulando na malha de entrada.
Figura 73 - Circuito de Autopolarização
Como UGG = 0 V e como a corrente de gate é desprezável, obtém-se a seguinte equação:
 U GS
U GS  R S I D  0  I D 
RS
Esta equação representa uma recta que passa na origem e tem um declive – 1 / RS, como mostra a figura 74. Então o
P.F.R. será dado pela intersecção da recta com a curva de transcondutância.
Podemos calcular o P.F.R. utilizando a equação da recta de autopolarização e a equação de transcondutância dada
anteriormente.
2
 U GS   U GS
ID  I DSS  1   e ID 
 U GS,corte  RS
 
Resolvendo este sistema de duas equações, obtemos dois resultados para quaisquer das grandezas em análise, uma
vez que são obtidas através de uma equação quadrática. A solução escolhida deverá estar de acordo com o
funcionamento do circuito, isto é:
UP  U GS 0
e,
0 ID  I DSS
Resolvendo o sistema , igualamos as duas equações. Teremos:
2
 UGS  UGS 
 I DSS  1  
RS  
 UGS,corte 

 U GS I DSS
 
 U p 2  2  U p  U GS  U GS  
RS Up2

I DSS  2.I 1 
 U 2 GS    DSS   U GS  I DSS  0
Up2  Up R S 

Comparemos esta equação com uma equação quadrática do tipo A.X2 + BX + C = 0, em que os coeficientes são:
I DSS
A  U 2 GS  coeficiente de X2
Up2
2.I DSS 1
B   coeficiente de X
Up RS
C  I DSS  termo independente
Utilizando a fórmula resolvente ou uma máquina de calcular, obtêm-se as duas soluções para UGS e utilizando o valor
correcto substitui-se numa das equações iniciais e obtemos o valor de lD, ficando o P.F.R. calculado.
Este processo matemático é muito trabalhoso, pelo que se tivermos a característica de transferência ( curva de
transcondutância ) dada pelo fabricante, podemos utilizar o processo gráfico indicado a seguir e que está representado
na figura 74.
Figura 74 - Recta de autopolarização
1. Escolher qualquer valor conveniente de corrente de dreno ( podemos escolher eventualmente metade de IDSS ).
2. Multiplicar a suposta corrente de dreno por RS (obtemos UGS).

U GS  R S  I D
3. Assinalar no gráfico a corrente e o correspondente valor de UGS.
4. Desenhar a recta que passa por este ponto e a origem.
5. O ponto de intersecção entre esta recta e a curva de transcondutáncia é o P.F.R. (ponto Q). Neste caso os
valores seriam aproximadamente:
ID = 4,9 mA; UGS=- 1,95 V

3.6.3 Polarização por divisor de tensão
O esquema representado na figura 75 (a) mostra um circuito com J-FET, polarizado por divisor de tensão, semelhante
ao usado para os transístores bipolares.
Aplicando o teorema de Thévenin na gate do transístor, obtemos o circuito representado na figura 75 (b). Neste caso,
o teorema de Thévenin é sempre aplicável, uma vez que desprezamos a corrente de gate. Por isso a corrente em R1 é
sempre igual à corrente em R2. Então temos:
R2
U G  U Th   U DD
R1  R 2
Figura 75 - Polarização por divisor de tensão (a). Equivalente de Thévenin (b).
A análise deste circuito é feita circulando na malha da esquerda da figura 75. Obtemos assim:
U Th  U GS
 U Th  U GS  R S I D  0  I D 
RS
Se UTH for muito maior do que UGS, a corrente de dreno será aproximadamente constante, mesmo para curvas de
transcondutância distintas, como mostra a figura 76. De referir que, para esta análise simplificada, são conhecidos dois
pontos do gráfico, obtidos da equação anterior.
Figura 76 - Ponto de funcionamento em repouso
Para ID = 0  UGS=UTh
U Th
Para UGS = 0  ID 
RS
Tendo a curva de transcondutância, podemos representar a recta, obtendo-se os pontos extremos de funcionamento
do circuito ou só um ponto, no caso de termos uma curva.

No caso de não termos a curva de transcondutância, a análise matemática é idêntica à que foi feita para o circuito
autopolarizado, em que a única diferença é que a tensão de gate, não é zero. A equação de partida, para uma análise
matemática, é a seguinte:
U Th  U GS
 U Th  U GS  R S I D  0  I D 
RS
Com esta expressão e com a equação de transcondutância, resolvendo o sistema, obtém-se o ponto de
funcionamento Q, como no caso da autopolarização.
Surge no entanto um problema com a polarização do J-FET por divisor de tensão. Como se disse, a corrente ID é
estável, se UTh for muito maior do que UGS. Mas, num transístor bipolar, UBE é aproximadamente 0,7 V, variando pouco
de transístor para transístor do mesmo tipo. Num J-FET, UGS pode variar vários volts de um transístor para outro, pelo
que, para tensões típicas de alimentação, é difícil ter tensões de Thévenin relativamente grandes para desprezar UGS.
Por esta razão, a polarização por divisor de tensão nos J-FET é menos eficiente do que nos transístores bipolares.
Uma solução que pode ser encontrada para este inconveniente é a polarização da fonte, como mostra a figura 77.
Figura 77 - Polarização da fonte em polarização por divisor de tensão
3.6.4 Polarização por fonte de corrente

Um dos problemas com que nos deparamos ao longo da análise dos J-FETs é o de
encontrar uma forma de polarização que permita, mesmo para variações
consideráveis da tensão UGS, manter a corrente ID, aproximadamente constante.
Aquando do estudo dos transístores bipolares, foi referida a utilização destes

componentes como fonte de corrente. Assim, se ligarmos à source de um J-FET um
transístor bipolar a funcionar desta forma, consegue-se que a corrente ID seja
independente de UGS.
São apresentadas de seguida duas montagens, no entanto, uma delas utiliza duas
alimentações e por isso não é muito vulgar a sua utilização.
Figura 78 - polarização do J-FET utilizando uma

fonte de corrente e duas polarizações
A figura 78 mostra a polarização de um J-FET utilizando duas alimentações, sendo uma delas usada para polarizar o
emissor do transístor bipolar, originando assim uma corrente de emissor praticamente constante, uma vez que
funciona como fonte de corrente.
A corrente da fonte é dado por:

U EE  U BE
IE 
RE
Como o colector do bipolar está ligado à source do J-FET, então a corrente de dreno lD é praticamente constante,
qualquer que seja a tensão UGS, como se representa na figura 79.
Figura 79 - Ponto de funcionamento
A figura 80 mostra a polarização de um J-FET por uma única fonte, em que o transístor bipolar é polarizado por um
divisor de tensão.
Passaremos à análise de um circuito para verificarmos que a corrente de dreno se mantém praticamente constante
para qualquer tipo de transístor, considerando as simplificações já referidas aquando do estudo dos transístores.
Figura 78 - polarização do J-FET utilizando uma fonte de corrente e uma polarização
 Considerar que UB é dada pelo divisor de tensão entre R1 e R2 ( aplicação do teorema de Thévenin na base do
transísto r).
 UBE mantém-se constante.
 A corrente de emissor é praticamente igual à corrente de colector.
Consideremos:
R1=4,7 K; R2=2,2 K; RE =2,2 K; RG=10 M; RD=3,3 K ; UDD=12V
Assim teremos:
R2 2,2
UB   U DD  UB  12  U B  3,83 V
R1  R 2 4,7  2,2
U E  U B  U BE  U E  3,13 V

UE 3,13
IE   IE   I E  1,42 mA  I D  1,42 mA
RE 2,2
A tensão de dreno será dad por:
U D  U DD  U R D  U D  12  3,3 1,42  U D  7,3 V
Como a corrente de gate é desprezável, então UG=UB= 3,83 V.
U S  U G  U GS  U S  3,83  ( 2)  U S  5,83 V
U DS  U D  U S  U DS  7,3  5,83  U DS  1,47 V
U CE  U C  U E  U CE  U S  U E  U CE  5,83  3,13  U CE  2,7 V
Para qualquer outro valor de UGS, a corrente de dreno continua a ser a mesma. Assim a queda de tensão em RD, que
pode servir de resistência de carga, manter-se-á sempre constante, o que significa que o dimensionamento do circuito
de polarização do transístor, a funcionar como fonte de corrente, dar-nos-á as correntes necessárias e a tensão
desejada.

4. METAL OXIDE SEMICONDUTOR FIELD EFFECT
TRANSITOR MOSFET
4.1 INTRODUÇÃO
O nome de transístor de efeito de campo é derivado de sua principal operação física como vimos até agora.
Especificamente, o mecanismo de controlo é baseado no campo eléctrico estabelecido pela tensão aplicada no
terminal de controlo. Vimos ainda que a condução de corrente acontece por apenas um tipo de portador (electrões ou
lacunas), dependendo do tipo de FET (canal N ou canal P), o que dá ao FET um outro nome, o transístor unipolar.
Embora o conceito básico do FET tenha sido conhecido desde 1930, o dispositivo tornou-se uma realidade prática
apenas em 1960. Desde o final de 1970, um tipo particular de FET, o transístor de efeito de campo com metal óxido de
semicondutor (MOSFET), tornou-se extremamente popular. Comparando com os BJT’s, os transístores MOS podem
ser feitos com dimensões muito pequenas (isto é, ocupando uma pequena área do silício na pastilha do CI), e seu
processo de manufactura é relativamente simples. Além disso, funções lógicas digitais e memórias podem ser
implementadas com circuitos que usam exclusivamente MOSFET’s ( isto é, não há necessidade de resistências ou
díodos ). Por essas razões, a maioria dos circuitos integrados em escala muito alta de integração (VLSI) são feitos
actualmente usando-se a tecnologia MOS. Incluímos exemplos das pastilhas de microprocessador e de memória. A
tecnologia MOS tem sido aplicada também extensivamente no projecto de circuitos integrados analógicos.
Embora a família de dispositivos FET tenha vários tipos diferentes, dos quais já estudamos o JFET, a maior parte
deste tópico é dedicada ao MOSFET tipo enriquecimento ou enaltecimento “ enhancement ”, o qual é o transístor de
efeito de campo mais importante. A sua importância está em iguais condições com o transístor bipolar de junção, cada
um tendo sua própria área de aplicação.
Os transístores de efeito de campo são encontrados na forma discreta e vamos estudar sua aplicação no projecto de
circuitos discretos. Contudo, o seu uso de maior importância é no projecto de circuitos integrados.
Como a porta se encontra isolada, estes dispositivos são também designados por IGFET “ Insulated Gate Field Effect
Transístor ”.
4.2 CLASSIFICAÇÃO E SIMBOLOGIA

Existem dois tipos de transístores MOS:
 empobrecimento ou depleção (depletion)
 enriquecimento (enhancement)
Os de tipo empobrecimento são análogos aos JFET. Sem aplicação de qualquer tensão à gate para uma tensão fixa
de dreno, conduzem à corrente máxima, que diminui ao serem aplicadas tensões à gate. Dai que também sejam
designados por autocondutores ou normally-on.
Os do segundo tipo, designados por enriquecimento, não conduzem a uma tensão de gate nula. A amplitude da
corrente aumenta por aumentos da tensão de gate. Analogamente, também são designados por autobloqueados ou
normally-off .
Nos dois tipos, o substrato pode ser tipo P ou tipo N. Quando o canal é de tipo N assumem a designação de NMOS, e
de PMOS quando tipo P (substrato tipo N)
Figura 79 - Simbolos do EMOS ( tipo enaltecimento) - dispositivo de canal N e dispositivo de canal P.

4.3 MOSFET DE MODO DEPLECÇÃO
A Figura 80 representa um MOSFET de modo depleção, um pedaço de material tipo N com uma porta isolada no lado
esquerdo e uma região P no lado direito. A região P chama-se substrato. Os electrões que fluem da fonte para o dreno
devem passar através do estreito canal entre a porta e o substrato P.
Figura 80 - MOSFETde modo depleção
Uma fina camada de dióxido de silfcio (SiO2) está depositada no lado esquerdo do canal. O dióxido de silício constitui a
composição do vidro, que é um material isolante. Num MOSFET a porta é metálica. Devido ao facto da porta metálica
estar isolada do canal, a corrente da porta será desprezável mesmo que a tensão da porta seja positiva.
A Figura 81 (a) representa um MOSFET de modo depleção, abreviado por D-MOSFET, com uma tensão da porta
negativa. A alimentação UDD força os electrões livres a fluir da fonte para o dreno. Estes electrões passam através do
estreito canal à esquerda do substrato P. Tal como num JFET, a tensão da porta controla a largura do canal. Quanto
mais negativa for a tensão da porta menor será a corrente do dreno. Se a tensão da porta for suficientemente negativa
a corrente do dreno é cortada. Portanto, a operação de um MOSFET de modo depleção resulta semelhante à de um
JFET com a tensão UDD negativa.
Dado que a porta está isolada, também se pode usar uma tensão de entrada positiva, como mostra a Figura 81 (b). A
tensão da porta positiva aumenta o número de electrões livres que passam através do canal. Quanto mais positiva for
a tensão da porta maior será a condução da fonte para o dreno.
Figura 81 - a) D-MOSFET com porta negativa; b) D-MOSFET com porta positiva.
Este transístor pode funcionar quer no modo enriquecimento, quer no de depleção.

Funcionará no modo enriquecimento quando a porta apresenta um potencial positivo em relação à fonte que vai induzir
no canal mais portadores maioritários, sendo então lD > IDSS quando o UGS < 0 V, o seu funcionamento será no modo
depleção.

Figura 82 - Polarização dum MOSFET de depleção com: a) UGS = 0V; b) UGS corte = 0 V < UGS < 0V
Graficamente podemos observar o funcionamento quer no modo enriquecimento, quer no de depleção.
Figura 83 - Características de saída e de transferência dum transístor DMOS de canal N.
4.4 MOSFET DE MODO ENRIQUECIMENTO

O MOSFET de modo de depleção constitui parte da evolução para o MOSFET de modo enriquecimento, abreviado por
E-MOSFET. Sem este tipo de transístor de efeito de campo os computadores pessoais, que existem hoje tão
generalizadamente, não existiriam.
4.4.1 A estrutura do dispositivo

A Figura 84 mostra a estrutura física do MOSFET tipo enriquecimento canal N. O significado dos termos
“enaltecimento” e “canal N” tornou-se evidente imediatamente. O transistor é fabricado sobre um substrato do tipo P, o
qual é um disco de cristal simples de silício que serve de suporte físico para o dispositivo ( e para o circuito total no
caso de circuito integrado ). Duas regiões fortemente dopadas do tipo N, indicadas na figura como regiões da fonte e
do dreno[1] N+, são criadas no substrato. Uma camada fina ( cerca de 0,1 m2) de dióxido de silício (SiO2), que é um
excelente isolante, é desenvolvida sobre a superfície do substrato, cobrindo a área entre as regiões da fonte e o dreno.
Um metal é depositado por cima da camada de óxido para formar o eletrodo porta do dispositivo. São feitos contatos
de metal para as regiões da fonte, do dreno e do substrato, também conhecido como corpo. Portanto, saem quatro
terminais: o terminal da porta (G), o terminal da fonte (S), o terminal do dreno (D) e o terminal do substrato
ou corpo (B).
_________________
[1] - A notação N+ indicaum silício tipo N fortemente dopado, enquanto o contrário, N- é usado para representar um silício
levemente dopado. Notações similares se aplicam para o silício tipo P.

Até esse ponto deve estar claro que o nome do dispositivo (FET com óxido de semicondutor e metal) é derivado da
estrutura física do dispositivo. Contudo, o nome se generalizou e é usado também para os FET que não usam o metal
no eletrodo da porta. Realmente, muitos MOSFET’s modernos são fabricados usando-se um processo conhecido
como tecnologia de porta de silício, na qual um certo tipo de silício, chamado de polisilício, é usado para formar o
eletrodo da porta. A presente descrição da operação e características do MOSFET aplicam-se independentemente do
tipo de eletrodo da porta.
Figura 84 - Estrutura física do NMOS tipo enaltecimento: (a) vista em perspectiva; (b) secção transversal. Tipicamente L varia
de 1 a 10 m, W varia de 2 a 500 m e a espessura da camada de óxido é da ordem de 0,1 m.
Como referido no início deste tópico, um outro nome para o MOSFET é FET de porta isolada ou IGFET. Esse nome
também se origina da estrutura física do dispositivo, enfatizando o facto de que o eletrodo é eletricamente isolado do
corpo do dispositivo (pela camada de óxido). E esse isolamento que faz com que a corrente no terminal da porta seja
extremamente pequena (da ordem de 10-15 A), uma vez que a resistência é muito elevada (da ordem de 10+15 ).

4.4.2 Modo de operação
A Figura 85 (a) representa um E-MOSFET. O substrato P agora estende-se todo até ao dióxido de silício. Como se vê,
não existe um canal N entre a fonte e o dreno. A Figura 85 (b) mostra as polaridades normais. Quando a tensão da
porta for zero a corrente entre a fonte e o dreno é zero. Por isso, um E-MOSFET está normalmente desligado quando
a tensão da porta é nula.
Figura 85 - MOSFET de modo enriquecimento: a) Não polarizado; b) Polarizado
A única maneira de obter corrente é com uma tensão da porta positiva. Quando a porta estiver positiva os electrões
livres são atraídos para a região P. Os electrões livres recombinam-se com os buracos próximo do dióxido de silício.
Se a porta tiver tensão suficientemente positiva, todos os buracos que tocam no dióxido de silício são preenchidos e os
electrões livres começam a fluir da fonte para o dreno. O efeito é o mesmo que criar uma fina camada de material tipo
N, próxima do dióxido de silício.
Esta fina camada condutora chama-se camada de inversão tipo N. Quando existe, os electrões livres fluem facilmente
da fonte para o dreno.
O mínimo UGS que cria a camada de inversão tipo N designa-se tensão de limiar e simboliza-se por UGS,lim ( a tensão
de limiar pode designar-se por UT - tensão de Threshold ). Quando o valor de UGS for inferior a UGS,lim a corrente do é
nula. Se UGS for superior a UGS,lim uma camada de inversão tipo N conecta a fonte ao dreno e a corrente do dreno pode
fluir. Nos dispositivos para pequenos sinais são típicos valores de UGS,lim entre 1 V e 3 V.
Relembrando o que já foi exposta anteriormente, O JFET refere-se como sendo um condutor de modo depleção,
porque a sua condutividade depende da acção das camadas de depleção. O E-MOSPET classifica-se como um
dispositivo de modo enriquecimento, visto que uma tensão da porta superior à tensão de limiar enriquece a sua
condutividade. Com a tensão da porta igual a zero um JFET está ligado, enquanto um E-MOSFET está desligado.
Figura 86 - O transístor NMOS tipo enaltecimento com uma tensão positiva aplicada na porta. Um canal é induzido no topo do
substrato em baixo da porta.
A figura 87 apresenta outro esquema de representação do fenómeno de condução do transístores E-MOS.

Figura 87 - Polarização dum MOSFET de enriquecimento com: a) UDS = 0V; b) UDS > 0 V
De referir qual a variação que experimenta o MOSFET se aumentarmos a tensão VDS. De observar que VDS aparece
como uma queda de tensão na extensão do canal. Isto é, à medida que caminhamos ao longo do canal da fonte para o
dreno, a tensão ( medida em relação à fonte ) aumenta a partir de 0 até VDS.
Portanto, a tensão entre a porta e os pontos ao longo do canal diminui de VGS no final da fonte até VGS - VDS no final do
dreno. Como a profundidade do canal depende dessa tensão, encontramos que o canal não mantém sua profundidade
uniforme; ao contrário, o canal tomará a forma de um estreitamento conforme mostrado na Figura 88, sendo mais
profundo no final da fonte e mais superficial no final do dreno. A medida que aumentamos VDS, o canal se torna mais
estreito e sua resistência aumenta correspondentemente. Portanto, a curva ID - VDS não continua uma linha recta, mas
se curva conforme mostrado na figura 90.
Eventualmente, quando aumentamos VDS até o valor que reduz a tensão entre a porta e o canal no final do dreno para
UGS,lim a profundidade do canal no final do dreno diminui até próximo de zero è dizemos que o canal está estrangulado.
Aumentando VDS além desse valor, o efeito é pequeno (teoricamente não surte mais efeito) sobre a forma do canal e a
corrente através deste se mantém constante.
A corrente de dreno então satura com esse valor e dizemos que o MOSFET inicia sua operação na região de
saturação. A tensão VDS em cujo valor ocorre a saturação é representada por VDS,sat:
VDS,sat  VGS  VT
Figura 88 - Operação do transístor E-MOS de canal N à medida que aumentamos VDS. O canal induzido adquire uma forma
estreitada e sua resistência aumenta à medida que aumentamos VDS. Aqui VGS é mantida constante num valor> UGS,lim

Para auxiliar mais na visualização do efeito de VDS, mostra-se na figura 89 esboços do canal quando aumentamos VDS
enquanto mantemos VGS constante.
Figura 89 - Variação do canal com o aumento de VDS
Graficamente podemos verificar quer existem duas áreas distintas: a zona óhmica ou também designada de tríodo,
termo remanescente do tempo das válvulas cuja operação era semelhante à do FET, e a zona de saturação ou activa
onde se verifica uma corrente de dreno constante.
Figura 90 - Gráfico de ID em função de VGS
As características de saída e de transcondutância são esquematizadas nos gráficos ilustrados na figura 91:
Figura 91 - Características de saída e de transferência dum transístor DMOS de canal N.
4.4.3 Análise das características de dreno

Um E MOSFET para pequenos sinais tem uma potencia estipulada de 1 W ou menos. A Figura 89 representa uma
família de características de um E-MOSFET típico para pequenos sinais.
Figura 92 - Características do E-MOS: a) Características de dreno; b) Característica de transcondutância.
A característica inferior diz respeito a UGS,lim. Quando UGS é menor que UGS,lim a corrente do dreno resulta
aproximadamente igual a zero. Se UGS for maior que UGS,lim o dispositivo liga e a corrente do dreno é controlada pela
tensão da porta.
A parte quase vertical da característica é a zona óhmica e as partes qu constituem a zona activa. Quando polarizado
na zona óhmica, o E-MOSFET equivale a uma resistência. Quando polarizado na zona activa é equivalente a uma
fonte de corrente. Embora o E-MOSFET possa operar na zona activa, é principalmente na zona o óhmica que se usa.
A Figura 92 (b) mostra uma característica de transcondutância típica. Não há corrente do dreno até UGS = UGS,lim.
Depois, a corrente do dreno cresce rapidamente e atinge a corrente de saturação ID,sat . Para garantir uma saturação
rígida, deve-se usar uma tensão da porta UGS,on bem acima de UGS,lim como se vê na Figura 92 (b).
Máxima tensão porta-fonte

Os MOSFET´s têm uma camada fina de dióxido de silício, material isolante que evita corrente da porta para tensões
da porta positivas ou negativas. Esta camada isolante é mantida tão fina quanto possível, a fim de dar à porta um
maior controlo sobre a corrente do dreno. O facto da camada isolante ser muito fina faz com que se danifique
facilmente por excesso de tensão porta-fonte.
Por exemplo, um 2N7000 tem o valor estipulado UGS,max de ±20 V. Se a tensão porta-fonte se tomar mais positiva que
+ 20 V ou mais negativa que - 20 V a fina camada isolante será destruída.
Para além da aplicação directa de um valor excessivo de a fina camada isolante pode danificar-se de maneiras mais
subtis. Se se retirar ou inserir um MOSFET num circuito que esteja a receber energia eléctrica criam-se tensões
transitórias por reacção indutiva, as quais podem exceder a estipulação UGS,max.
Mesmo ao pegar num MOSFET pode ser depositada uma carga electrostática suficiente para exceder UGS,max .É por
isso que os MOSFETs costumam ser expedidos de fábrica com um fio metálico enrolado à volta das respectivas
pontas terminais, ou embalados numa folha de estanho, ou inseridos numa espuma condutiva.
Alguns MOSFET´s estão protegidos por um díodo zener montado em paralelo com a porta e a fonte. A tensão zener é
inferior ao valor estipulado UGS,max . Portanto, o díodo zener disrupta antes de ocorrer qualquer dano na fina camada
isolante, O inconveniente destes díodos zener internos reside no facto de reduzirem a alta impedância interna dos
MOSFETs. O resultado é valioso nalgumas aplicações, porque os MOSFET´s caros são facilmente danificados sem
protecção zener.
Em conclusão, os dispositivos MOSFETs são delicados, podendo ser destruídos facilmente. Há que manusear estes
dispositivos com cuidado. Além disso, nunca se deve conectar ou desconectar os MOSFETs com a fonte de
alimentação ligada. Finalmente, antes de pegar num dispositivo destes deve-se ligar o próprio corpo à terra, tocando
no “chassis” do equipamento em que se está a trabalhar.

4.4.4 Relativamente ao símbolo
No caso de ser UGS = 0 V o E-MOSFET encontra-se desligado, porque não há o canal
de condução entre a fonte e o dreno.
O símbolo gráfico exibe o canal numa linha interrompida, para indicar a sua condição
normalmente desligada. Como se sabe, uma tensão de porta superior à tensão de limiar
cria uma camada de inversão tipo N que conecta a fonte ao dreno. A seta aponta para
esta camada de inversão, que se comporta como um canal N quando o dispositivo
conduz.
Também há o E-MOSFET de canal P. O seu símbolo gráfico e semelhante, diferindo

no sentido da seta, que agora aponta para fora, como se observa na figura ao lado.
Figura 93 - Símbolos do EMOS
4.4.5 Zona óhmica

Embora o E-MOSFET possa ser polarizado na zona activa, raramente se faz isso, porque se trata essencialmente de
um dispositivo de comutação. A tensão de entrada típica é baixa ou alta. A tensão baixa iguala 0 V e a tensão alta é
UGS,on um valor especificado nas folhas de dados.
Resistência dreno - fonte de transistor ligado

Um E-MOSFET polarizado na zona óhmica equivale a uma resistência RDS,on .Quase todas as folhas de dados indicam
o valor desta resistência a uma dada corrente do dreno e uma certa tensão porta-fonte.
A figura 94 ilustra este conceito. Há um ponto Q teste na zona óhmica da característica UGS = UGS,on . O fabricante mede
ID,on e UDS,on no ponto Q teste,e. Daí o fabricante calcula o valor de RDS,on usando a definição:
U DS,on
R DS,on 
I D,on
Por exemplo, no ponto de teste um VN2406L tem UDS,on = 1 V e

ID,on = 100 mA. Pela equação anterior obtém-se:
U DS,on 1
R DS,on    10 
I D,on 100
A resistência RDS,on neste caso é de 10 .
Figura 94 - Medição de RDS,on

Tabela de E-MOSFET’s
A tabela 1 constitui uma amostra de MOSFETs para pequenos sinais. Os valores típicos de UGS,on são 1,5 V a 3 V. Os
valores de RDS,on são 0,3  a 28 , significando que o E-MOSFET tem uma baixa resistência quando estiver
polarizado na zona óhmica. Se estiver polarizado ao corte terá uma resistência muito alta, estando aproximadamente
em circuito aberto. Portanto, os E-MOSFETs têm excelentes relações ligado-desligado.
DISPOSITIVO UGS,lim / V UGS,on / V ID,on / A RDS,on /  ID,max / A PD,max / W
VN2406L 1,5 2,5 0,100 10 0,200 0,350
BS107 1,75 2,6 0,020 28 0,250 0,350
2N7000 2 4,5 0,075 6 0,200 0,350
VN10LM 2,5 5 0,200 7,5 0,300 1
MPF930 2,5 10 1 0,9 2 1
IRFD120 3 10 0,600 0,3 1,3 1

Tabela 1 - Alguns E-MOS para pequenos sinais
Polaridade na Zona óhmica

Considerando o circuito da figura 95, constituído por um EMOS de canal N cuja gate recebe um impulso de 10 V.
Figura 95 - a) Circuito em análise; b) Ponto de funcionamento do circuito.
A corrente de saturação do dreno é dada por:

U DD
I D,sat 
RD
sendo a tensão de corte do dreno UDD. A Figura 95 (b) representa a recta de carga em corrente contínua entre a
corrente de saturação ID,sat e a tensão de curte UDD.
Quando UGS = 0 V o ponto Q está na extremidade inferior da recta de carga em corrente contínua. Se UGS = UGS,on o
ponto Q encontra-se na extremidade superior da mesma recta de carga. Quando o ponto Q está abaixo do ponto
Q teste, como mostra a Figura 95 (b), o dispositivo fica polarizado na zona óhmica. Dito de outra maneira, um
E-MOSFET polariza-se na zona óhmica caso se verifique a condição:
I D,sat  I D,on quando U GS  U GS , on
Esta equação é de extrema importância, já que indica quando um E-MOSFET se encontra a operar na zona activa ou
na zona óhmica.

Dado um circuito EMOS calcula-se ID,sat .Se o valor de ID,sat for inferior a ID,on, para UGS = UGS,on , sabe-se que o
dispositivo está polarizado na zona óhmica e será equivalente a uma pequena resistência.
Analisemos um caso concreto de operação de um MOSFET:
Pretende determinar o valor da tensão de saída do circuito esquematizado na figura 96.
Figura 96 - Circuito com EMOS em análise
CARACTERÍSTICAS TÉCNICAS DO 2N7000
DISPOSITIVO UGS,lim / V UGS,on / V ID,on / A RDS,on /  ID,max / A PD,max / W
2N7000 2 4,5 0,075 6 0,200 0,350
Como a tensão de entrada tem uma excursão entre 0V e 4,5V, o 2N7000 está a ser comutado entre ligado e
desligado. A corrente de saturação do dreno será:
U DD 20
I D,sat    20 mA
RD 1
Verifiquemos a condição seguinte:

I D,sat  I D,on quando U GS  U GS , on
Como 20 mA é menor que 75 mA, exactamente o valor de ID,on 2N7000 o MOSFET está polarizado na zona óhmica
quando a tensão da porta for alta.
Podemos esboçar o circuito equivalente da seguinte forma:
1. Para uma tensão de porta alta temos:
6
U out   0,12 V
1000  6
ou seja, um nível baixo à saída.
Figura 97- Circuito equivalente para uma

tensão de porta alta

2. Para uma tensão de porta nula o MOSFET estará em circuito aberto e teremos:
U out  20 V
Figura 98- Circuito equivalente para uma

tensão de porta nula

5. INTRODUÇÃO AOS SISTEMAS DIGITAIS
5.1 COMUTAÇÃO DIGITAL

Em sistemas digitais, a informação geralmente apresenta a forma binária. Essas quantidades binárias podem ser
representadas por qualquer dispositivo que apresente dois estados de operação.
Uma chave, por exemplo, pode estar aberta ou fechada. Podemos dizer que a chave aberta corresponde ao dígito
binário “0” e a chave fechada corresponde ao dígito binário “1”.
Outros exemplos: uma lâmpada (acesa ou apagada), um díodo
(conduzindo ou não), um transístor (conduzindo ou não).
Em sistemas digitais electrónicos, a informação binária é
representada por níveis de tensão (ou correntes). Por exemplo,
zero volts poderia representar o valor binário “0” e + 5 volts
poderiam representar o valor binário “1”. Mas, devido a variações
nos circuitos, os valores binários são representados por intervalos
de tensões: o “0” digital corresponde a uma tensão entre 0 e 0,8
volts enquanto o “1” digital corresponde a uma tensão entre 2 e 5
volts.
Figura 99 - Níveis lógicos 0 e 1 ( Entrada TTL )
Com isso percebemos uma diferença significativa entre um sistema analógico e um sistema digital. Nos sistemas
digitais, o valor exacto da tensão não é importante. Desta forma os intervalos típicos de tensão para os binários 0 e 1
são apresentados na figura n.º 2. Em geral aos níveis de tensão digitais denominam-se níveis HIGH (alto) e LOW
(baixo). Os dois estados representam “bits” (binary digits) de informação. Assim, os níveis HIGH e LOW representam,
de uma forma predefinida, os estados Verdadeiro e Falso da lógica Booleana.
5.1.1 Circuitos Digitais e Circuitos Lógicos

Os circuitos digitais são projectados para produzir tensões de saída e responder a tensões de entrada que estejam
dentro do intervalo determinado para os binários 0 e 1. O exemplo abaixo mostra isso:
Figura 100 - Resposta de circuitos digitais
Praticamente todos os circuitos digitais existentes são circuitos integrados, o que tornou possível a construção de
sistemas digitais complexos menores e mais confiáveis do que aqueles construídos com circuitos lógicos discretos.

5.2 OPERAÇÕES LÓGICAS BÁSICAS
A álgebra booleana é a ferramenta fundamental para descrever a relação entre as saídas de um circuito lógico e suas
entradas através de uma equação (expressão booleana).
As operações lógicas classificam-se em dois grupos: Operações Lógicas Básicas e Operações Lógicas
Compostas que seguidamente serão objecto de estudo. São definidas como operações lógicas básicas, três
operações:
 Negação, ou Operação NOT
 Conjunção, ou Operação AND
 Disjunção inclusiva, ou Operação OR
5.2.1 Negação - Operação NOT

Do ponto de vista de teoria de conjuntos e diagramas de Venn esta operação é representada como o "conjunto
complementar" de outro, tal como se pode comprovar pela representação.
Figura 101 - Operação lógica NOT e circuito eléctrico ilustrativo de uma porta NOT
O seu símbolo comum, símbolo IEEE e a sua tabela de verdade estão representados na figura seguinte.
Figura 102 - Símbolo comum, símbolo IEEE e tabela de verdade da porta lógica NOT.
5.2.2 Conjunção; Operação AND

Em termos de teoria de conjuntos e diagramas de Venn a conjunção é representada pela intersecção de conjuntos, tal
como podemos constatar na representação anexa.
O "conjunto solução" da operação é a zona do espaço que é simultaneamente abrangida pelo conjunto A e pelo
conjunto B.
Figura 103 - Operação lógica AND

Em termos de circuito eléctrico esta operação pode ser representada por uma lâmpada que só acende quando os dois
interruptores ligados em série são fechados, tal como representado na figura.
Figura 104 - Circuito eléctrico ilustrativo de uma porta AND.
Perante a análise deste circuito podemos deduzir que a tabela de verdade desta função é:
Figura 105 - Símbolo comum, símbolo IEEE e tabela de verdade da porta lógica AND.
Da tabela de verdade acima, podemos concluir que se tivermos n variáveis de entrada para a nossa operação lógica a
sua saída só será VERDADEIRA, quando todas as entradas assumirem um valor VERDADEIRO.
5.2.3 Disjunção inclusiva; Operação OR

Em termos de teoria de conjuntos e diagrama de Venn a disjunção inclusiva é representada pela reunião de conjuntos.
Figura 106 - Operação lógica AND
Quanto a circuitos eléctricos esta operação pode ser representada por uma lâmpada que é comandada por dois
interruptores ligados em paralelo. Basta portanto um dos interruptores ser actuado para a lâmpada acender.
Figura 107 - Circuito eléctrico ilustrativo de uma porta OR.

Perante o exposto no circuito e mais uma vez considerando os interruptores A e B como variáveis de entrada,
podemos deduzir a seguinte tabela:
Figura 108 - Símbolo comum, símbolo IEEE e tabela de verdade da porta lógica AND
Da análise da tabela podemos inferir que para esta operação lógica apresentar à saída um valor lógico VERDADEIRO,
basta uma das suas variáveis de entrada ter o valor lógico VERDADEIRO
A disposição dos circuitos integrados que implementam as funções descritas anteriormente é apresentada de seguida,
a título de exemplo.
 7408 (AND de duas entradas)
 7432 (OR de duas entradas)
 7404 (NOT)
Figura 109 - Portas lógicas dos circuitos básicos
Os circuitos integrados apresentados acima são circuitos TTL identificados pela sua designação 74. Esta família lógica
é das mais utilizadas para circuitos com escala de integração pequena e média. Esta lógica transístor-transistor foi
desenvolvida principalmente pela Texas Instrument Company e usa a designação genérica de SN, cujo significado é
rede semicondutor ( semiconductor network ). Outros fabricantes usam outras designações, como DM ( digital
monolítico ). Existem duas séries, uma com o prefixo 54 e outra com o prefixo 74. A série 54 é usada para aplicações
militares, onde as exigências são maiores, e pode operar no intervalo de temperatura de – 55 a + 125 ºC. A série 74 é
uma versão industrial de custo menor que pode operar de 0 a 70 ºC.
 74 Comum, potência normal
 74H Comum, alta potência
 74LS Schottky, baixa potência
 74L Comum, baixa potência
 74S Schottky, potência normal

5.3 OPERAÇÕES LÓGICAS COMPOSTAS
Entendem-se por operações lógicas compostas aquelas que são construídas à custa de duas ou mais operações
lógicas básicas. As operações lógicas compostas dividem-se em dois grupos:
 Operações lógicas compostas universais
 Operações lógicas compostas não universais
Uma operação lógica composta diz-se universal quando exclusivamente à custa de portas dos seu tipo , se
consegue construir qualquer uma das operações básicas e assim consequentemente construir-se todo e qualquer
circuito de lógica combinatória por mais complexo que seja.
Obviamente as operações lógicas compostas não universais não gozam desta característica.
5.3.1 Operações lógicas compostas universais

1. Operação NAND
Tal como o seu nome indica esta operação não é mais do que a operação AND negada. Daí a sua tabela de verdade
apresentará na saída a negação da tabela de verdade da operação lógica AND. O símbolo da operação lógica NAND
utilizado em expressões de lógica booleana será:
Figura 110 - Símbolo comum, símbolo IEEE e tabela de verdade da porta lógica NAND
2. Operação NOR
Mais uma vez o nome da operação lógica diz-nos tudo acerca dela; NOR é o mesmo que uma OR seguida de uma
NOT; como tal trata-se da negação da operação lógica OR. Tal como no caso anterior, o símbolo lógico da NOR
também deixam antever a natureza da operação, senão observemos:
Figura 111 - Símbolo comum, símbolo IEEE e tabela de verdade da porta lógica NOT.
5.3.2 Operações lógicas compostas não universais
Existem neste grupo duas operações lógicas, o XOR que é o OR exclusivo e a sua negação denominada XNOR.
1. Operação XOR
Esta operação assume o valor lógico VERDADEIRO quando no caso de ter 2 entradas, só uma delas é VERDADEIRA,
e no caso de ter N entradas, um número ímpar destas assume o valor VERDADEIRO. Sendo assim, definimos a sua
tabela de verdade ( para duas entradas ):
Figura 112 - Símbolo comum, símbolo IEEE e tabela de verdade da porta lógica XOR

A construção da Operação lógica XOR à custa das operações lógicas básicas pode ser visualizada na figura n.º 16.
Figura 113 - Porta lógica XOR elaborada através de operações elementares
Qualquer circuito lógico pode ser descrito usando as portas AND, OR e NOT. Essas três portas são os blocos básicos
na construção de qualquer sistema digital. Desta forma, através da tabela de verdade da função XOR podemos definir
em função das operações lógicas básicas como sendo:
A  B  A.B  A.B
Quanto ao circuito lógico que implementa a operação lógica XOR à custa de operações lógicas básicas, poderá ser
construído como se mostra na figura seguinte.
2. Operação XNOR
Esta operação assume o valor lógico VERDADEIRO quando, no caso de ter duas entradas, ambas são verdadeiras,
ou ambas são falsas, no caso de ter N entradas a saída apresentará o valor lógico VERDADEIRO quando um número
par de entradas tiver esse valor.
Figura 114 - Símbolo comum, símbolo IEEE e tabela de verdade da porta lógica XNOR
A construção da operação lógica XNOR à custa das operações lógicas básicas encontra-se ilustrada na figura que se
segue:
Figura 115 - Porta lógica XNOR elaborada através de operações elementares
Através da tabela de verdade da função XNOR podemos definir em função das operações lógicas básicas como
sendo:
Esta operação também é denominada por XAND ou e exclusivo.

5.3.3 Universalidade das Operações NAND e NOR
Uma operação lógica universal significa que com ela ( e exclusivamente à custa de portas do seu tipo ) podemos
construir todo e qualquer circuito de lógica combinatória. Como todo e qualquer circuito lógico combinatório pode ser
construído exclusivamente à custa de operações lógicas básicas, basta provar que conseguimos construir as três
operações lógicas básicas, com qualquer uma das operações NAND ou NOR para demonstrarmos que estas são
universais.
Antes de provarmos a universalidade destas duas operações, vamos enunciar as primeiras Leis de De Morgan, pois
são equações de Lógica Booleana e são uma peça essencial para conseguirmos compreender a dita universalidade.
A figura seguinte ilustra a universalidade das operações NAND e NOR, relativamente às operações lógicas básicas:
Figura 116 - Universalidade das operações NAND e NOR
Elaborado por:
Professor Filipe Pereira

Módulo 7 - Amplificadores Operacionais

Transféré par

Informations du document

Description originale:

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Módulo 7 - Amplificadores Operacionais

Transféré par

Droits d'auteur :

Formats disponibles

1.

Figura 1 - Corte de uma bolacha em chip´s

Figura 2 - Vista exterior e interior de uma cápsula de circuito integrado

1.2 VANTAGENS E INCONVENIENTES DOS CIRCUITOS INTEGRADOS

As vantagens da utilização dos circuitos integrados são:

Módulo 7 – Amplificadores Operacionais Página 1

 Maior velocidade de trabalho

 Reduçao das capacidades parasitas

 Menor consumo de energia.

 Redução dos erros de montagem.

Relativamente, aos inconvenientes da utilização dos circuitos integrados salientam-se:

 Limitação nos valores das resistências e condensadores

 Reduzida potência de dissipação

 Limitação das tensões de funcionamento

 não é aconselhável a integração num mesmo chip de transístores NPN e PNP.

 Impossibilidade de integrar num chip bobinas ou indutâncias.

Módulo 7 – Amplificadores Operacionais Página 2

1. Quanto ao processo de fabrico

Atendendo ao processo de fabrico, o C.I. pode ser do tipo:

Módulo 7 – Amplificadores Operacionais Página 3

2. Quanto ao tipo de transístor utilizado

3. Quanto à sua aplicação

De acordo com a sua aplicação , os C.I. dividem-se em dois grandes grupos:

4. Quanto à sua complexidade

Existem actualmente quatro grupos:

Módulo 7 – Amplificadores Operacionais Página 4

Figura 4 - Formação da camada epitaxial

Figura 5 - Realce da camada isolante de dióxido de silício

Módulo 7 – Amplificadores Operacionais Página 5

Figura 7 - Exposição da camada epitaxial á corrosão química

Figura 8 - Difusão de átomos trivalentes dentro da camada epitaxial

Figura 9 - Formação de uma nova camada de SiO2

Módulo 7 – Amplificadores Operacionais Página 6

Figura 10 - Abertura na camada epitaxial para formação do colector

Figura 13 - Transístor integrado

Para se obter um díodo seguem-se os mesmos procedimentos até ao passo 6 inclusivé.

Módulo 7 – Amplificadores Operacionais Página 7

A figura que se segue esquematiza a formação de uma resistência.

Figura 15 - Resistência integrada

Figura 16 - Circuito discreto

Figura 17 - Circuito integrado

Módulo 7 – Amplificadores Operacionais Página 8

2.1 AMPLIFICADORES OPERACIONAIS

Historicamnete, os amplificadores operacionais foram desenvolvidos na década de 40 e eram construídos com

Módulo 7 – Amplificadores Operacionais Página 9

Figura 18 - Símbolo do AMP OP

Figura 19 - Terminais de ligação - A 741.

Figura 20 - Etapa de entrada de um amplificador operacional - Amplificador diferencial

Módulo 7 – Amplificadores Operacionais Página 10

Descrição dos terminais do amplificador operacional 741

 Entrada V1 ( pino 2 ) – Invert. Input ( Entrada Inversora ).

Módulo 7 – Amplificadores Operacionais Página 11

 Alimentação positiva ( pino 7 ) – [ + 3 V a + 18V ]

 Sem Conexão ( pino 8 )

2.3 CARACTERÍSTICAS FUNDAMENTAIS

Mas para isto se verificar teremos que ter:

 Zin – Impedância de entrada é infinita (  ).

Sendo estes os parâmetros do Amp op IDEAL, podemos tirar as seguintes características:

 A tensão diferencial de entrada é nula.

Módulo 7 – Amplificadores Operacionais Página 12

2.4 ESPECIFICAÇÕES DOS AMPLIFICADORES OPERACIONAIS

Figura 23 -Tensão de ajuste de entrada do Amp op A 741