Universidad Nacional de Ingeniería

Facultad de Ingeniería Eléctrica y Electrónica

Informe Previo No. 2: Implementación de funciones con
decodificadores, comparadores, contadores y técnicas de
multiplexación
Díaz Bustamante Breitner
Estrada Soto Martín
Linares Bravo Joseph
O’Besso De la Sota Glen
Ramos Espinoza Max
Zárate Altamirano Kevin

Introducción
Familias de los circuitos integrados:
RTL Resistor-Transistor Logic
• DTL Diode-Transistor Logic
• TTL Transistor-Transistor Logic
• ECL Emitter-Coupled Logic
• MOS Metal-Oxide Semiconductor
• CMOS Complementary Metal-Oxide Semiconductor
• BiCMOS Bipolar Complementary Metal-Oxide Semiconductor
 Transistor–transistor logic (TTL)
Características:
o Su tensión de alimentación característica se halla comprendida entre los 4,75V y los
5,25V. Normalmente TTL trabaja con 5V.
o Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,0V y
0,8V para el estado L (bajo) y los 2,2V y Vcc para el estado H (alto).
o La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta
característica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el
cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc. y últimamente
los CMOS: HC, HCT y HCTLS.
o Las señales de salida TTL se degradan rápidamente si no se transmiten a través de
circuitos adicionales de transmisión.

 Complementary metal-oxidesemiconductor (CMOS)

Su principal característica consiste en la utilización conjunta de transistores de tipo pMOS y tipo
nMOS configurados de forma tal que, en estado de reposo, el consumo de energía es únicamente
el debido a las corrientes parásitas, colocado en la placa base.
Decodificadores:
Un decodificador o descodificador es un circuito combinacional, cuya función es inversa a la del
codificador, es decir, convierte un código binario de entrada (natural, BCD, etc.) de N bits de entrada y
M líneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada
línea de salida será activada para una sola de las combinaciones posibles de entrada. Normalmente,
estos circuitos suelen encontrarse como decodificador / demultiplexor. Esto es debido a que un
demultiplexor puede comportarse como un decodificador.
 Figura 1
Comparadores:
Un circuito digital comparador realiza la comparación de dos palabras A y B de N bits tomadas como un
número entero sin signo e indicación si son iguales o si es mayor que otra en tres salidas A = B, A> B y A
<B.Solo una de estas salidas estará a 1 y las demás estarán a 0 determinadas de los valores de las entradas.

Multiplexación:
Es la técnica de combinar dos o más señales y transmitirlas por un único medio de transmisión. La
principal ventaja es que permite varias comunicaciones simultáneamente, utilizando un dispositivo
llamado multiplexor. El proceso inverso se conoce como demultiplexación. Un concepto muy similar es el
control de acceso al medio ambiente.

Figura 2

Figura 3
 I. SIMULACIONES

Pregunta 1
Simular en Proteus el siguiente circuito y responda:

1) ¿Porque el circuito oscila?

Oscila porque el condensador le proporciona una señal periodica de entrada, esto debido a que al
inicio el condensador se carga por medio de la resistenca R y posteriormente se descarga descritas
por la siguiente ecuación y su respective gráfica.

𝑉𝐶𝐶 = 𝑉𝑂𝑈𝑇 (1 − 𝑒 −𝑡/𝑅𝐶 )

2) ¿Que caracteristicas de la compuerta TTL se está empleando para generar la oscilación?

El circuito interno del 74HC14 se muestra en el diagrama siguiente.

 Se conecta una compuerta a una señal analógica de alimentación, y se observa que la salida del
disparador es baja solo cuando los valores de voltaje de entrada se cruzan en el voltaje umbral.
En la simulación se observa que la salida es una onda cuadrada y segun lo analizado en la 1) la
entrada es una señal de carga y descarga de un condensador.
Cada puerta en 74HC14 tarda un tiempo en mostrar la salida de acuerdocon la entrada aplicada.
Este retraso de tiempo se llama tiempo de conmutación.
Hay dos tipos de retraso que ocurren durante la conmutación, que son el tiempo de subida y el
tiempo de caída. En el diagrama podemos ver que Voh se vuelve bajo cuando la entrada alcanza un
valor umbral y Voh se vuelve mas alto cuandoel voltaje de entrada es mas bajo que el voltaje umbral
La histéresis de un inversor 74HC14 hace que con sólo una resistencia (R) y un condensador (C) se
pueda obtener un circuito auto-oscilante del tipo multivibrador astable. El circuito de hecho se ha
demostrado que tiene un ruido muy bajo (ondulación en la escala de tiempo) que, sin embargo,
depende principalmente de qué tipo de condensador se use.

3) ¿Cuál es la frecuencia de oscilación?

𝑇 = 1.25. 𝑅𝐶 → 𝑇 = 1.25 ∗ 1𝐾 ∗ 1𝑢 = 0.00125

𝑓 = 1/𝑇
𝑓 = 1/0.00125 = 800𝐻𝑧

4) Si variamos el valor de R y C varía la frecuencia de oscilación.

Sí, debido a lo respondido en el inciso anterior.

 5) Configurar el circuito para obtener una señal de 1 Khz.

Mantenemos C= 1uF y ponemos a R = 0.8K.

Pregunta 2

Simular en Proteus el siguiente circuito y responda:

1) ¿Por qué el circuito oscila?

Porque es el resultado de la circulación de impulsos invertidos.

2) ¿Qué características de la compuerta TTL se está empleando para generar la oscilación?

Debido al tiempo de retardo entre inversores cada puerta en 74HC14 tarda un tiempo en mostrar la salida
de acuerdo con la entrada aplicada. Este retraso de tiempo se llama tiempo de conmutación hay dos tipos de
retraso que ocurren durante la conmutación, que son el tiempo de subida y el tiempo de caída.

3) ¿Cuál es la frecuencia de oscilación?

La frecuencia de oscilación depende del tiempo total de retardo de propagación de los inversores y
está dada por:

f = 1 / 2*n*Tp donde: n = número de inversores

Tp= tiempo de retardo de cada inversor

4) Que ocurre si adicionamos un inversor mas al circuito. ¿Oscilará?

El circuito no oscila, debido que cuando el circuito tiene número par de inversores la salida es un
cero y no se puede realimentar la entrada.

Pregunta 3
Figura 4

Figura 5
Figura 6
 Pregunta 4

 La técnica para estos dos problemas es generar un comprador de 1 bit, representadas por
las “Salidas X” de la imagen “Prob 4”, si son iguales entonces serán “1”, es por eso que irán
a una puerta del tipo “AND” y a la “Salida A=B”.
 Para el caso de “A<B”, se usa el A0 en “XOR” con las combinaciones de X y en “An” con
bloques “AND”.
 Finalmente para B>A se usa B0 en XOR con las combinaciones de X y Bn con bloques “AND”
Pregunta 5
Pregunte 8
 Pregunta 10

Se ingresa tres números a comparar, las luces LED serán nuestros indicadores.

Pregunta 13

Simule en Proteus el siguiente circuito donde se emplea el contador 74LS193:

 Figura 7

Pin Descripción

UP (CPU) Count. Up Flock Pulse input (Entrada de contador ascendente).

Es aquel que recibe la señal del reloj, o de la compuerta para
realizar el conteo ascendente. Se activa con un 0 Lógico.

DN (CPD), Count Down Clock Pulse input (Entrada de contador descendente). Ésta
compuerta realiza el mismo trabajo que UP, sólo que lo hace para contadores
descendentes. Se activa con un 0 Lógico.

PL Asynchronus Parallel Load (Carga paralela asíncrona). Se encarga de reiniciar el

conteo al recibir la señal que lo estimula. Es quien vuelve a cargar el proceso. Se
activa con un 0 lógico, por eso la compuerta previa a su activación es una
compuerta nand.

TCU Terminal Count Up (Carry) output. Salida del conteo ascendente (Acarreo).
Se utiliza para llevar el dato al siguiente contador en los conteos ascendentes.
Sólo se utiliza cuando el conteo es normal, es decir hasta 15

TCD Terminal Count Down (Borrow) output. Salida del conteo descendente
(Préstamo). Se utiliza para llevar el dato del anterior contador en los conteos
descendentes. Sólo se utiliza cuando el conteo es normal, es decir hasta 15.

MR Asynchronus Master Reset (Reseteo asíncrono o simplemente Reset). Éste pin

se encarga de llevar el contador a cero, cuando recibe la señal de activación.
Se activa con 1 lógico, por eso para estimular su trabajo con respecto a las
salidas, se utiliza una compuerta nand.

D0,D1,D2 y D3 Parallel Data input(s Entradas paralelas). Son estas entradas quienes indican
desde que punto va a comenzar el conteo, ya sea ascendiendo o descendiendo.
D3 es mayor peso y D0 es menor peso.

 Configurando el generador de funciones a una frecuencia de 1Khz, y haciendo uso de un

osciloscopio, grafique las formas de onda de UP, Q0, Q1 y Q2.
 Figura 8

 Si la señal de reloj es 1Khz, indique cual es la frecuencia de:

Pin Frecuencia

UP 1KHz

Q0 500Hz

Q1 250Hz

Q2 125.2Hz

Q3 750HZ

 Qué ocurre si la salida del generador de funciones lo conectamos a la entrada DN del contador?

El conteo sería de forma descendente, es decir, contaría de la siguiente manera: 15, 14, 13, 3, 2, 1, 0 y
volvería a repetirse el conteo de manera descendente.
13. Implementar en Proteus el siguiente circuito.
(1 pto)
 Aplique a la entrada UP una señal cuadrada de 1Hz de frecuencia (puede emplear el
Arduino para generar esta onda):
 Observe la secuencia de encendido de los cuatro leds y responda:
Pregunta Respuesta

Es una cuenta binaria? Sí

Entre que números cuenta? 0-1111(Binario)/0-15(Decimal)

Es un contador decimal o hexadecimal? Hexadecimal

 Reemplazar el generador de funciones por un pulsador según el circuito mostrado.

Usted va ingresar manualmente los pulsos para que el contador cuente.

Observe que el condensador de 4.7uF está para eliminar el rebote que se produce en el
pulsador cuando lo presionamos. Cuenta bien el contador?
El contador sique contando de forma ascendente, pero como es con pulsos
producidos manualmente y con el pulsador se genera un rebote entre los estados 1
y 0.

Cuál es el problema? Su pulso?

Sí, ya que al ser inyectado de forma manual este conteo genera un rebote entre los
estados 1 y 0.

 Adicionar al circuito anterior un inversor Schmitt-Trigger 74LS14 para mejorar la

eliminación del rebote del pulsador:
 Observe si el contador cuenta bien. El 74LS14 es igual que un 74LS04?
Ahora el contador no tiene ese efecto rebote característico del pulsador, y el
integrado 74LS04 es diferente al 74LS14 porque este último tiene la característica
de tener un laso de histerisis es decir es como un 74LS04 pero para pulsos.

 Adicionar el circuito anterior otro pulsador conectado al pin DN y observe como la

cuenta puede ser incrementada o decrementada:

 En el circuito anterior, cambiar el contador 74LS193 por un contador 74LS192 y conecte

a sus salidas:
 Conectar a la salida del contador, un decoder 74LS48 si va emplear un display cátodo
común.
 Conectar a la salida del contador, un decoder 74LS47 si va emplear un display ánodo
común.

El 74LS192 es un contador decimal o hexadecimal?

Nuestro circuito se convierte en un contador Decimal del 0 al 9.
 Pregunta 15

 Indicar para que sirve los siguientes pines del contador 74LS191:
Pin Descripción

E Cumple la función de entrada de habilitación de conteo, cuando esta en

nivel bajo.

D/U Determina la dirección de contaje.

PL Anula la función de recuento.

14. Diseñar en Proteus (empleando decoder) un circuito digital que permita visualizar en una
matriz de 8 display de cátodo común (16SEG-MPX8-CC-GRN) la palabra ELECTRON.
(0.5 ptos)

Los caracteres deben ser codificados de acuerdo a la siguiente tabla:

15. Diseñar, simular en Proteus e implementar un circuito que
muestre en una matriz de 4 display de cátodo común el
siguiente mensaje: Su sección y su número de grupo. Ejemplo:
N2-1 (sección N2 y grupo 1). El mensaje debe verse sin
parpadeo. (1 pto)

Los formatos de cada caracter deben estar en base al siguiente formato:

16. Diseñar, simular en Proteus e implementar un circuito contador BCD (74LS192) que cuente
desde un número inicial hasta un número final, luego de lo cual se detiene.
(1 pto)
  Los dos números son como máximo de dos cifras (puede ser 07, 24, etc) y siempre el
número inicial es menor o igual al número final.
 Los números inicial y final deben ser ingresados en BCD y deben ser simulados en
Proteus mediante thumbswitch. En la implementación esos números deben ser
ingresados mediante DIPSwitch.

 La cuenta se debe visualizarse en dos display de 7 segmentos (usar decoder de BCD a 7

segmentos).
 Cuando el contador llega al número final, el circuito debe detenerse y quedarse
displayando el último número.

17. Diseñar, simular en Proteus e implementar haciendo uso de una matriz de 4 display de
cátodo común, un reloj digital que muestre los minutos y segundos (MM:SS).
(1 pto)

18. Diseñar, simular en Proteus e implementar haciendo uso de una matriz de 4 display de
cátodo común, un contador de eventos BCD. Los eventos serán sensados mediante un
optoacoplador, cada vez que algo interrumpa el haz de luz, el contador se incrementará en
uno. (1 pto)

19. Diseñar, simular en Proteus e implementar haciendo uso de una matriz de 4 display de
cátodo común, un reloj digital que muestre los minutos y segundos (MM:SS).
(1 pto)

20. Diseñar, simular en Proteus e implementar haciendo uso de una matriz de 4 display de
cátodo común, un contador de eventos BCD. Los eventos serán sensados mediante un
optoacoplador, cada vez que algo interrumpa el haz de luz, el contador se incrementará en
uno. (1 pto)