Vous êtes sur la page 1sur 14

I.U.T. « A » Bordeaux Département : G.E.I.I.

TRANSISTORS A EFFET DE CHAMP DE TYPE MOS

MOS de type N à enrichissement du canal

Fonctionnement et équations

MOS de type N à appauvrissement du canal

Fonctionnement et équations

Bilan : Comparaison entre les deux types de MOS canal N

Montages à transistors MOS

Réalisation d’une résistance active de valeur moyenne

Amplificateur source commune

Amplificateur différentiel

Amplificateur différentiel à charge active

Inverseur logique CMOS

Commutateur analogique

Philippe ROUX roux@elec.iuta.u-bordeaux.fr


tél. : 05 56845758
MOS CANAL N TYPE “ENRICHISSEMENT”

Sur un substrat de silicium P (Bulk), sont aménagées deux diffusions distinctes de type N++
formant le drain et la source du dispositif. Ces deux diffusions N++ sont séparées par une zone P de surface
(W.L) qui forme le canal du MOS. Ce canal est recouvert d’une mince couche d’oxyde de silicium eox de
l’ordre de 10 nm qui est superposée d’une couche de métal ou de polysilicium appelée grille. L’ensemble
grille, oxyde et canal forme alors une capacité Cox par unité de surface telle que :
ε 0 ε Sio2
C ox = avec : ε 0 =8,85 10 -14 F cm -1 et ε Sio2 = 3,9
e ox

Source Grille
Bulk Drain
ID
W D
G +
B
+
N++ VDS
Al N++ N++ VGS > VT
Si O2 S
L
P Substrat P Bulk

Si O2 épaisseur eox

Structure du MOS à enrichissement et symbole


ID (mA) VGS (V) ID (mA)
1 1
zone ohmique et de coude 4

0.75 zone de plateau 0.75


3.5

0.5 0.5
3
0.25 0.25
2.5
2 VT
0 0
0 1 2 3 4 5 0 1 2 3 4
VDS (V) VGS (V)
Caractéristiques de sortie et de transfert MOS N enrichissement

Le bulk et la source étant reliées, on applique entre D et S une tension VDS positive, constante et de
valeur faible. Pour une tension VGS nulle, le courant ID est très faible car la jonction PN drain-substrat est
polarisée en inverse :
Le transistor MOS à enrichissement est normalement bloqué pour V GS = 0V.

Pour une tension VGS légèrement positive, une partie des trous dans la couche superficielle du canal,
est repoussée dans le volume par le champ électrique créé par influence électrostatique. On définit alors une
tension particulière de VGS, nommée tension de seuil VT pour laquelle tous les trous de la surface du
SiP sont repoussés et remplacés par des électrons (porteurs minoritaires dans le SiP). Un canal induit, très
mince de type N apparaît et le courant ID commence à circuler entre drain et source (fig. 1).
Pour des tensions VGS supérieures à la tension de seuil VT, la couche inversée s’enrichit en électrons
et le courant ID s’accroit. On décrit alors la zone ohmique du composant : Id est proportionnelle à VDS faible.
1
Ensuite, au fur et à mesure que VDS augmente, l’accroissement de ID se ralentit. On décrit la zone de
coude des caractéristiques. En effet la tension entre grille et bulk diminue en se rapprochant du drain selon
la relation Q = C V et le canal devient alors localement moins profond comme indiqué en figure 2. La
résistance du canal augmente et cela d’autant plus que VDS croît. Lorsque cette tension est telle que : VDS =
VGS -V T = VDSAT, le courant ID se sature (comme pour le JFET) et on atteint la zone de plateau des
caractéristiques de sortie. Le MOS est alors, pour VDS > V DSAT, une source de courant dépendante de la
tension VGS.
VDS < V DSat VDSat =V GS-V T

+
VGS = V T VGS > V T
ID I Dsat
+

+
G G
+++++++++ D +++++++++ D
B S B S

N++ N++ N++ N++

canal N induit
canal N induit
Substrat P (bulk) Substrat P (bulk)

Zone de charge d’espace Zone de charge d’espace


Figure 1 Figure 2

On distingue donc deux régions sur les caractéristiques de sortie ID = f(VDS) à VGS constant :

• La zone ohmique et de coude pour VDS < VDSAT où : I D = K 2(VGS − VT ) VDS − V2DS

• La zone de saturation du courant de drain ID pour VDS ≥ VDSAT où :

µ C OX W
I D = K VGS − VT 2 (1 + λ VDS ) avec K =
2 L

Le coefficient K est un paramètre caractéristique du MOS qui dépend de la géométrie du canal (W,
Cox et L) et de la mobilité µ des porteurs. Le paramètre λ rend compte de la résistance interne de la source
de courant ID dépendante (identique à l’effet Early pour le transistor bipolaire).

Remarque : dans un circuit intégré, le produit µC ox est le même pour tous les transistors de type
identique (N ou P) qui se distinguent seulement par les dimensions du canal W et L. Cette propriété est
exploitée dans les circuit intégrés utilisant les transistors MOS.

MOS CANAL N TYPE “APPAUVRISSEMENT”

La structure des transistors MOS à appauvrissement ressemble à celle d’un transistor MOS canal N à
enrichissement. Cependant pour ce dispositif, un canal N entre drain et source est créé par implantation ionique
lors de la fabrication du composant (fig. 3).
Grille
Bulk Source Drain

D ID
G
+

N++ N++ VDS


VGS
Substrat P (bulk) Canal N implanté S

Figure 3 :Structure du MOS N appauvrissement et symbole

2
Le MOS N “appauvrissement” est normalement conducteur pour V GS = OV

ID (mA) VGS (V) ID (mA)


1 1
1.5 VT 0
appauvrissement
0.75 0.75
1
0.5 0.5
0

0.25 - 1.5 0.25


enrichissement
-1
0 0
0 2 4 6 8 10 4 2 0 2
VDS (V) VGS (V)
Caractéristiques de sortie et de transfert MOS N appauvrissement

Pour rétrécir le canal, il faut l’appauvrir en électrons, en repoussant ces porteurs par une tension VGS
négative. Pour une tension VGS ≤ VT ( tension de seuil négative) il se rétrécit complètement et le MOS est
bloqué.
Son fonctionnement (figures 4 et 5) est tout à fait analogue à celui du JFET canal N avec une Z.C.E. à
géométrie variable par influence électrostatique (au lieu d’une Z.C.E. d’une jonction bloquée).

VDS < V DSat VDSat =V GS-V T


+

+
VGS = V T VGS > V T
ID I Dsat
+

G G
- - - - - - - - - -- - - D - - - - - - - - - -- - - D
B S B S

N++ N++ N++ N++

Substrat P (bulk) Substrat P (bulk)

Figure 4 Figure 5

Pour la zone de saturation du courant de drain ID lorsque : VDS ≥ VDSAT = VGS -VT , l’évolution du
courant de drain est encore donnée par l’équation :
µ C OX W
I D = K VGS − VT 2 (1 + λ VDS ) avec : K =
2 L

Remarque : La tension VGS peut être positive et dans ces conditions le transistor Mos entre dans une zone dite :
mode “enrichissement”.

3
MOS CANAL N ENRICHISSEMENT OU APPAUVRISSEMENT

VDS VDS

VGS > VT VGS > VT


ID ID
G G
+++++++++ D - - - - - - - - - -- - - D
B S B S

N++ N++ N++ N++

canal N induit
Substrat P (bulk) Substrat P (bulk)
Zone de charge d’espace
D
ID

G W/L
VDS VT
VGS > VT

ID (mA)
1 VGS > VT
zone ohmique et de coude
zone de plateau
0.75 ID = K (VGS − VT )2 (1+ VDS )

P repos
ID repos 0.5 VGS repos

0.25

0 VGS = VT
0 1 2 3 4 5
VDS (V)
VDS repos

Shéma équivalent autour de Prepos


gm = 2 K ID repos (1+ VDS repos )
rds
Cox W
G vgs D K= n
2 L
S
gm vgs 1+ VDS repos
rds =
ID repos
TRANSISTOR MOS CANAL N NORMALEMENT BLOQUE
(ENRICHISSEMENT)
Expression de la tension drain source de saturation

ID (mA) VGS (V)


1
zone ohmique et de coude 4
zone de plateau
0.75
3.5

0.5
3
0.25 2.5
2
0
0 1 2 3 4 5
VDS (V)
VDSsat

Source
VGS

Grille
VDS (sat)
SiO2 Vox
D
Canal Drain
induit
N++

Pour une tension VGS donnée, lorsque la tension entre drain et source
atteint VDS de saturation, le canal induit est localement pincé. Dans ces
conditions, la tension locale Vox aux bornes de l’oxyde de silicium est
égale à la tension de seuil VT du MOS.
Vox = VT = VGS - VDS (sat)

VDS (sat) = VGS -VT


TRANSISTOR MOS CANAL N À ENRICHISSEMENT
normalement bloqué VGS = 0 V

Source Grille
Bulk Drain D
ID

G B +
W +
VDS

VGS > VT S
N++ N++
Substrat P N++
Bulk Al
L Si O2
Si O2
P
épaisseur eox 10 nm

TRANSISTOR MOS CANAL N À APPAUVRISSEMENT


normalement conducteur pour VGS = 0 V

Grille
Source Drain
Bulk
D
ID
W
G B +
VDS

N++ N++
VGS > VT S
Substrat P
Bulk
N++
L
Canal N implanté lors Al
de la conception
Si O2
P
I.U.T. « A » Bordeaux Département : G.E.I.I.

MONTAGES A TANSISTORS A EFFET DE CHAMP DE TYPE MOS

Philippe ROUX roux@elec.iuta.u-bordeaux.fr


tél. : 05 56845758
REALISATION D’UNE RÉSISTANCE DE VALEUR MOYENNE
MOS CANAL N normalement bloqué

ID (mA)
20

18 VGS (V)
ID
16 5
14
VDS 12 4.5
VGS
10 142 Ω
4
VT = 1V 8

6 3.5

4 3
500 Ω 250 Ω
2 2.5
2
0
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 5.5 6
VDS (V)
AMPLIFICATEUR SOURCE COMMUNE
MOS CANAL N NORMALEMENT CONDUCTEUR
+ VCC
ID (mA) Transfert T1
RD
7.5

W1/L1 ID1
VT1 = - 2V
T1
5

vs P0
RG
VGS1 ID1 2.5
+ ve RGG RS
eg
- 0
2 1 0 1
VT VGS1 VGS (V)

AMPLIFICATEUR SOURCE COMMUNE CHARGE ACTIVE


(canal P normalement bloqué)
+ VCC
10
VGS2 ID (mA) Transfert T2

VT2 = -1V 7.5


+
Vpol T2
5
ID2
T1 P0
G1 ID2 2.5

vs VGS (V)
RG S1 0
VGS1 4 3 2 1 0
+ ve RGG RS
eg VGS2 = Vpol -VCC
-
vgs2 = 0
G2 S2

gm2 vgs2 rds2 vs

D1 D2

gm1 vgs1
G1
vgs1 S1
RG
ve RGG
+ RS
eg
-
AMPLIFICATEUR DIFFERENTIEL : MONTAGE CONVENTIONNEL

+ VCC = +15 V

RD RD

vs1 vs2

T1 T2

ve1 ve

ve2 2 I0 Ri

- VEE = -15 V

ve
G1 vgs1 vgs2 G2
S
gm vgs1 gm vgs2

ve1 Ri ve2

vs1 RD RD vs2

vs1 − v s2
Ad = = − gm RD
v e1 − ve 2
vs1 + v s2 −gm RD
Ad = =
v e1 + ve 2 1 + 2 gm Ri

RD
R.R.M.C. ≅
2Ri
MONTAGE RECOPIEUR DE COURANT

+ VDD = +15 V

MOS canal P VGS


normalement bloqué -2 V
VT = − 1 V K = 1mA / V −2 M3 M4 M5
I D0 = 1 mA VGS0 = − 2V
gm = 2 mS
rds = 1MΩ
R5 vgs
ID3 1 mA 1 mA ID4 G 1 mA
D3 IRef D3 D4 D5 G
D4

R3
10 kΩ R4 10 kΩ R5 13 kΩ
r3 r4
vgs nul
Résistance de sortie
vue par R3 ou R4

AMPLIFICATEUR DIFFERENTIEL A CHARGE ACTIVE

+ VDD = +15 V
ve
G1 vgs1 vgs1 G2
M3 M4
1 mA 1 mA gm vgs1 gm vgs2
M5

vs1 vs2 Ri
IRef
1 mA
G1
M1 M2 vs1 rds rds vs2
13 kΩ
ve R5

G2
ve1 ve2
I0 r
2 mA Ri Ad = − gm ds = − 1000
2
-VSS = -15 V
INVERSEUR LOGIQUE CMOS

+ VDD = +5 V

T1 : canal P
VT1 = -1 V

i
5V
ve Ce vs
0 VT2 =+1 V
T2 : canal N

T2 bloqué T2 passant T2 bloqué

5V

ve
0

Courant i 0

5V

vs T1 passant T1 bloqué T1 passant

0
COMMUTATEUR (PORTE ANALOGIQUE )

4
10
MOS canal N : VT 1 = 1V RDS ( Ω)
RDS S
D
1000
VGS
G
ve (t) < 4 V 5V R U vs (t)

0V 100

M (0 V)

VDS 1 Amplitude de Ve(t)


R DS = =
ID K 2(VGS − VT ) − VDS 10
0 1 2 3 4

5V M1(N) seuil : 1 V
0V M2(P) seuil : -1 V
G2
M2
D1 S2 S1 D2
M1

1 V < ve (t) < 4 V 5V G1 R U vs (t)


0V

M (0 V)

4
10

R DS1

1000

R DS2

100

R DS2 // RDS1

Amplitude de Ve(t)
10
1 1.5 2 2.5 3 3.5 4 4.5