Se creó un nuevo módulo llamado “sumadocompleto”.

 Se crearán las 5 señales para la construcción del sistema digital sumador

completo A, B, cin, s, Cout. A las señales s, Cout se clasificaron como

“out” lo cual indican que son señales de salida y las señales A, B y Cin se

declararon como “in” lo cual indica que es una señal de entrada.

Posteriormente se nos muestra una plantilla en el cual se observa tres partes las cuales

corresponden a VHDL el cual es un lenguaje estructurado. Las partes son las siguientes.

 LIBRERIAS.

 ENTIDAD.

En esta imagen se puede observas las señales y sus tipos, es decir, si son in(salida) y

out(entrada) que usamos para la realización de este sistema digital “sumador completo”.

 ARQUITECTURA.
En esta parte es donde se plasmó toda la lógica para crear el sumador completo. En esta

imagen lo que se está diciendo que a las señales de salida “s” y “cout” que se le esta

asignando las ecuaciones que en esencia son las compuertas lógica o circuito lógico.

A continuación, se muestra una imagen con el código completo para la realización de

compuertas lógicas o circuito lógico para la creación del sumados completo.

Este código se compilo y mostro la siguiente representación gráfica de las compuestas

lógicas.
Una vez mostrado las compuertas lógica se procedió a hacer la respectiva simulación

para comprobar la si el circuito lógico o compuestas lógicas mostrada por “project

navigator “ eran coherente con la tabla de verdad realizada. La simulación fue realizada

en “VHDL Test Bench” a esta simulación la llamamos “sumadorcompleto_tb”. A

continuación se muestra una imagen con el código de la simulación del modulo

“sumadocompleto”.
A continuación se muestra la imagen en la cual se puede observar que para hacer una

simulación se instancio el modulo previamente creado, es decir, el modulo de

“sumadocompleto”.

Las señales a in (entrada) el simulador por defecto las inicializa con cero (0) el cual es

uno de las posibles combinaciones de nuestras señales. como se muestra a continuación.

En la siguiente imagen se muestra la codificación de todos los estados posibles que

pueden darse en las señales in(entrada), es decir, A, B, Cin. Cabe mencionar que las
combinaciones se hallaron o descubieron cuando formamos las tabla de verdad. Luego

de codificar probamos el modulo y el resultado fue el siguiente.

 Se observo a traves de la simulacion el cumplimiento de todas las

combinaciones posbles y fue coherente con la tabla de verdad o

combinaciones posibles. Por lo tanto podemos concluir que si es correcto

el circuito logico o compuertas logicas mostrado en modulo de

“sumadocompleto”.

 En la realización de este laboratorio se observó que a través de las

simulaciones podemos comprobar la efectiva o la carencia de efectiva

en funcionalidad de un sistema así mismo podemos evitar fallas en la

implementación de un sistema digital.