U.P.T.C.

Electronica 2
Facultad seccional Duitama
Escuela de Ingeniería Electromecánica

INTRODUCCION AL MAJENO DE CIRCUITOS

DIGITALES
Deivi Jhoan Guio Coronado 200910925
E-mail: deiviguio@gmail.com
Wilmar Ferney Gonzalez 200820319
E-mail: wilmarferney.fgonzalez@uptc.edu.co
William Arquímedes Sánchez Rodríguez
E-mail:archyfor5@gmail.com

RESUMEN: En el siguiente reporte de III. MATERIALES Y

laboratorio comprobamos de forma real y EQUIPOS.
práctica, usando un circuito, el funcionamiento
de las compuertas lógicas tratadas en forma
teórica en clase. En la tabla 1 se listan los equipos utilizados en la
práctica.
ABSTRACT: The following laboratory report
check real and practical way, using a circuit, Tabla 1: Equipos de laboratorio
the operation of logic gates covered in class
theoretical way.
EQUIPOS DEL LABORATORIO
PALABRAS CLAVE: Compuerta lógica, circuito 1 Protoboard
integrado, operación lógica, tabla de la verdad. 1 Fuente de Voltaje DC con conectores
1 Multímetro
KEY WORDS: Logic gate integrated circuit,
logical operation, truth table.
Tabla 2: Materiales

I. INTRODUCCIÓN. MATERIALES
1 Dipswitch 4 entradas mínimo
Una familia lógica es una colección de Circuitos Conectores y caimanes
Integrados que tienen características eléctricas Resistencias de 1KΩ,1/2W
similares entre sus entradas, salidas y circuitería
Resistencia de 220Ω, 1/2W
interna, pero que realizan diferentes funciones
lógicas. 3 Diodo LED rojos y 2 verdes
Existen cuatro categorías en las que la familia TTL 1 Compuertas lógica 7404 (NOT)
ha sido clasificada: TTL estándar (serie 74), TTL de 1 Compuertas lógica 7432 (OR)
alta velocidad (serie 74H), TTL de baja potencia
(serie 74L) y TTL schottky (serie 74S). A pesar de 1 Compuertas lógica 7408 (AND)
que las versiones de alta velocidad y baja potencia Hojas técnicas IMPRESAS (Data-
fueron diseñadas para aplicaciones específicas las sheets) de las compuertas solicitadas.
cuatro familias son compatibles y pueden ser Cable para protoboard, 1 Pelacables, 1
interconectadas entre sí. Cortafríos.

II. OBJETIVOS.
 Reconocer los aspectos básicos de conexión
de las compuertas lógicas y las herramientas
de simulación disponibles.
 Conocer las conexiones de señales de
entrada y salida para circuitos integrados
digitales.
IV. EJERCICIOS PREVIOS.
4.1 Revisar el funcionamiento, alimentación,
corriente de salida, pines de conexión, de cada
una de las compuertas que van a ser usadas.
4.2 ¿Cuáles son las compuertas mayormente
usadas de la familia 74XX? ¿Cuáles son las

1
 U.P.T.C. Electronica 2
Facultad seccional Duitama
Escuela de Ingeniería Electromecánica

compuertas universales y porque son llamadas

así?
Los circuitos integrados TTL (Transistor-Transistor
Logic) de la Serie «74» son los más difundidos en
aplicaciones de electrónica digital. A la serie
original 74XX (todavía usada como reemplazo y en
diseños donde velocidad de operación y consumo
no son críticos) se han sumado nuevas versiones
siempre más rápidas y con menor consumo de
corriente, como los 74LSXX, 74ALSXX, 74HCXX,
74CXX (estos dos últimos de tecnología CMOS),
etc.
La numeración de los dispositivos ha sido escogida
por los fabricantes de EE.UU. de forma arbitraria e
indica las funciones lógicas. Esta numeración es
válida por todas las versiones. Así que -por Ej.- los
7400, los 74LS00 o los 74C00, son todas
“cuádruples puertas NAND de dos entradas”, pero
con diferentes velocidad de operación y/o distinto
consumo de corriente. Las familias de la Serie
«74» disponibles son las siguientes:
Se dice que las Compuertas NAND y NOR son
universales ya que se puede representar cualquier
operación lógica AND, OR y complemento.
4.3 ¿Qué otros tipos de familias de compuertas
se encuentran en el mercado?
- Compuerta OR-EX ó XOR ó O exclusiva
Puede tener dos o más entradas y lo que
hará con ellas será una suma lógica entre
“A” por “B”invertida y “A”invertida por “B”.
La salida será alta solo si una de las
entradas lo es, pero no lo es, si lo son las
dos al mismo tiempo.

 74LSXX(LowPowerSchottky TTL)
Familia Schottky de baja potencia, que proporciona
mejoras tanto en velocidad como en
consumo de potencia Sobre TTL estándar. Tensión
Fig.1: Compuerta XOR
de alimentación de 4,75 a 5,25V d.c.
Existen combinaciones de las compuertas
 74ALSXX (Advanced LowPower Schottky TTL)
básicas con compuertas negadoras.
La familia Schottky avanzada de baja potencia
ofrece aproximadamente dos veces la velocidad
- La compuerta NAND
de funcionamiento para la mitad de consumo de
Responde a la inversión del producto
potencia comparado con LS TTL.
lógico de sus entradas, en su
Funcionamiento con +5V de alimentación..
representación simbólica se reemplaza la
compuerta NOT por un círculo sobre su
 Serie: 74ASxxx salida.
 Serie 74S xxx

 Series: 74ALSxxx, 74LSxxx, 74xxx, 74ASxxx,

74Fxxx, 74Sxxx

 Series: 74xxx, 74Fxxxx

Diseñadas para uso general en circuitos básicos
donde el consumo no es crítico. La serie F (fast,
rápido) opera con alta velocidad de conmutación. Fig.2: Compuerta NAND
Ambos operan a +5V en un rango de temperatura
de 0 ºC a +70 ºC. - Compuerta NOR
se obtiene conectando una NOT a la salida
 Series: 74Hxxx. de una OR. El resultado que se obtiene a
la salida de esta compuerta resulta de la
 Series: 74HCxxx, 74HCTxxx, 74Cxxx, inversión de la operación lógica “o
74ACxxx inclusiva” es como un “no a y/o b”. Igual
De tecnología CMOS de muy bajo consumo -1/5 que antes, solo se agrega un círculo a la
en comparación con los LS- Los HC son también compuerta OR y ya se obtiene el símbolo
de alta velocidad. de una NOR.

2
 U.P.T.C.
Facultad seccional Duitama
Escuela de Ingeniería Electromecánica
Fig. 3: Compuerta NO R
- Compuerta NOR-EX,
Es simplemente la inversión de la
compuerta OR-EX, los resultados se
pueden apreciar en la tabla de verdad en
donde la columna S es la negación de la
anterior. El símbolo que la representa se
obtienen agregando un circulo a la salida
de una OR-EX.
Fig. 4: Compuerta NO R-EX
- Compuerta buffer
Sería una compuerta negadora detrás de
otra negadora. Se usan para alimentar a
un conjunto de compuertas conectadas
sobre su salida. El buffer en realidad no
realiza ninguna operación lógica, su
finalidad es amplificar la señal (o
refrescarla para decirlo de otra manera ya
que no se incrementa su amplitud sino su
capacidad de hacer circular corriente.
Como puede ver en la figura 12 la señal de
salida es la misma que la de entrada.
Fig. 5: Compuerta buff er
Existen varias familias de Circuitos, las
dos más comunes, que son las TTL y las
3
Electronica 2
CMOS: Estos Integrados se puedes
caracterizar por el número que
corresponde a cada familia según su
composición.
 Los TTL
Se corresponden con la serie 5400, 7400,
74LSXX, 74HCXX, 74HCTXX etc. algunos
3000 y 9000.
 Los C-MOS y MOS
Se corresponde con la serie CD4000,
CD4500, MC14000, 54C00 o 74C00. ¿Cuál
es la diferencia entre una y otra familia?
Los C-MOS, soportan en algunos casos a
+15V, mientras que los TTL pueden
soportar +12V como límite extremo pero
por lo común se utilizan en +5V.
4.4 ¿Cómo se pueden verificar errores en los
circuitos lógicos?
 Método de paridad para la detección de
errores:
Muchos sistemas emplean un bit de paridad como
medio para la detección de errores de bit.
Cualquier grupo de bits contiene un número par o
impar de 1s. Un bit de paridad se añade al grupo
de bits para hacer que el número total de 1s en el
grupo sea siempre par o siempre impar. Un bit de
paridad par hace que el número total de 1s sea
par, y un bit de paridad impar hace que el número
total de 1s del grupo sea impar. Un determinado
sistema puede funcionar con paridad par o impar,
pero no con ambas. Por ejemplo, si un sistema
trabaja con paridad par, una comprobación que se
realice en cada grupo de bits recibidos tiene que
asegurar que el número total de 1s en ese grupo
es par. Si hay un número impar de 1s, quiere decir
que se ha producido un error.
 El código Hamming de corrección de
errores.
Paso 1. Comience con el grupo comprobado por
P1.
Paso 2. Compruebe si el grupo tiene la paridad
correcta. Un 0 representa que la comprobación de
paridad es correcta y un 1 que es incorrecta.
Paso3. Repita el paso 2 para cada grupo de
paridad.
Paso 4. El número binario formado por los
resultados de todas las comprobaciones de
paridad indica la posición del bit del código que es
erróneo. Es el código de posición de error. La
 U.P.T.C. Electronica 2
Facultad seccional Duitama
Escuela de Ingeniería Electromecánica

primera comprobación de paridad genera el bit

menos significativo (LSB). Si todas las
comprobaciones son correctas, no habrá error.

4.5 ¿Qué es una conexión de Pull up y Pull

down?, ¿en qué se diferencian?

La configuración Pull-Up y Pull-Down son

resistencias colocadas en una forma determinada Fig.7: Circuito de practica
que establecen un estado lógico a la entrada de un
circuito, siendo para Pull-Up un estado lógico alto y Tabla3: Tabla de la verdad
para Pull-Down bajo. De esta forma se evita falsos
estados producidos por ruido eléctrico si TABLA DE LA VERDAD
dejáramos una entrada con un valor
indeterminado. a b c a+b c (a+b) c M L
Veamos las configuraciones, donde VOUT se 0 0 0 0 1 0 0 0
conectaría a la entrada de un circuito lógico: 0 0 1 0 0 0 0 1
0 1 0 1 1 1 1 0
0 1 1 1 0 0 0 1
1 0 0 1 1 1 1 0
1 0 1 1 0 0 0 1
1 1 0 1 1 1 1 0
1 1 1 1 0 0 0 1

Fig.6: Resistencia pull-down, pull-up 5.2 Simule el circuito con Proteus, planteando
varias posibilidades de conexión para las
En la configuración Pull-Up, cuando el botón no señales de entrada a, b, y c.
está pulsado VOUT será prácticamente igual a
VCC pudiéndose considerar como nivel lógico alto. 5.3 Implemente el circuito y obtenga la tabla de
Ahora bien, cuando se pulsa S1 se deriva toda la verdad de cada señal con los valores reales de
corriente a GND por tanto VOUT será 0v y por lo tensión que mide en las entradas y salidas de
mismo tendremos un valor lógico bajo. Esto mismo cada compuerta. Compare los valores de
ocurre con la configuración Pull-Down pero a la voltaje reales con los simulados ubicando un
inversa, cuando el circuito esta en reposo la caída voltímetro en cada punto de medición.
de tensión en R1 es prácticamente 0v en ese
momento tendremos un nivel lógico bajo y al pulsar Tabla 4: Tensiones registradas
S1 la caída de tensión en R1 ahora será igual a
VCC y VOUT tendrá un nivel lógico alto. NIVELES DE TENSION (V)
Generalmente se suele usar valores de 1KΩ o (a+b)
a b c a+b c M L
10KΩ para estas resistencias. c
0 0 0 0.171 4.5 0.144 0.144 0
0 0 5.18 0.167 0.142 0.144 0.144 5.18
0 5.12 0 4.63 4.58 3.4 3.4 0
0 5.16 5.2 4.57 0.145 0.144 0.144 5.2
V. PROCEDIMIENTO 5.2 0 0 4.60 4.59 3.4 3.4 0
GENERAL. 5,2 0 5.2 4.59 0.145 0.144 0.144 5.2
5.17 5.17 0 4.58 4.6 3.4 3.4 0
5.16 5.18 5.2 4.56 0.145 0.141 0.141 5.2
5.1 Analice el siguiente circuito y obtenga la
tabla de verdad de M y L. 5.4 Implemente el circuito de forma que pueda
verificar las entradas y las salidas, para
comprobar el funcionamiento del circuito y la

4
 U.P.T.C. Electronica 2
Facultad seccional Duitama
Escuela de Ingeniería Electromecánica

tabla de verdad obtenida, usando los LEDs, VII. OBSERVACIONES.

rojo para las entradas y verde para las salidas.

 La tensión registrada en la tabla

correspondiente a cada salida de cada
compuerta lógica fue tomada antes de la
resistencia, por eso sus valores son parecidos
a los de las entradas.

Fig.8 : Montaje realizado. VIII. REFERENCIAS.

[1]: Thomas L. Floyd - fundamentos-de-sistemas-
VI. CONCLUSIONES digitales - Prentice Hall/Pearson, 9ed, 2006.

[2]: Ronald J. Tocci. - "Sistemas digitales". Ed.

 Para lograr la implementación de un circuito en Prentice–Hall. (1995)
electrónica digital es muy importante conocer
el comportamiento de las compuertas lógicas [3]: John F. Wakerly. - "Diseño digital. Principios y
que se ve reflejado en la tabla de la verdad prácticas". 3ª edición. Ed. Prentice–Hall. (2001).
correspondiente para cada una de ellas,
además se debe conocer su respectiva
referencia.
 De acuerdo a la práctica realizada se obtuvo
una visión más clara sobre el comportamiento
de cada una de las compuertas y su aplicación
con las tablas de verdad de acuerdo con lo
que se menciona en la introducción teórica
tenemos que la tecnología TTL es más
confiable que la tecnología CMOS además de
más económica pero hay un inconveniente en
la electrónica moderna el uso de Integrados
CMOS es indispensable.

 Comprobamos que los circuitos integrados que

utilizamos para la práctica cumplen con los
parámetros de voltaje que se da en la tabla de
la introducción teórica al experimentar en que
momento deja de dar uno lógico y pasa a ser
cero.

 Lo que obtuvo de esta práctica fue verificar

que en ciertos voltajes los circuitos integrados
dejan de funcionar correctamente y comienza
a dar resultados erróneos como en la
compuerta NOT que no se puede conectar en
serie el led sino en paralelo con su resistencia
según la conexión como pull down que fue la
conectamos y esto hacia que no funcionara el
circuito.