Vous êtes sur la page 1sur 4

DIGITALES 1 INFORME DE LABORATORIO No.

03, 19 DE OCTUBRE DEL 2019 1

Laboratorio No. 03 Compuertas lógicas básicas– Implementación


física
1
Daniel Fernando Vanegas García 4 semestre de Ingeniería Electrónica Tunja, Código 201621603

Para esta práctica de laboratorio se trabajó con circuitos los cuales estaban compuestos por diodos en diferentes
configuraciones con el fin de ver varias aplicaciones que tiene los diodos, las configuraciones realizadas con estos
diodos fueron recortadores en paralelo, en serie, cambiadores de nivel, multiplicadores de voltaje y también se trabajó
un modelo gráfico de una onda sinodal el cual se buscaba llegar a su equivalente en un circuito haciendo la respectiva
configuración entre diodos.

0 1 1 1 0
Introducción 1 0 0 0 1
Las Compuertas Lógicas son circuitos electrónicos 1 0 0 1 1
conformados internamente por transistores que se 1 0 1 0 1
encuentran con arreglos especiales con los que otorgan
1 0 1 1 1
señales de voltaje como resultado o una salida de forma
booleana, están obtenidos por operaciones lógicas 1 1 0 0 1
binarias (suma, multiplicación). También niegan, 1 1 0 1 0
afirman, incluyen o excluyen según sus propiedades 1 1 1 0 0
lógicas. Existen diferentes tipos de compuertas y algunas 1 1 1 1 0
de estas son más complejas, con la posibilidad de ser
simuladas por compuertas más sencillas. Todas estas F(ABCD)=AB’+A’D’+C’D’
tienen tablas de verdad que explican los
comportamientos en los resultados que otorga,
dependiendo del valor booleano que tenga en cada una
de sus entradas. Actividad 2
Fan-in Fan-auto
En esta actividad se pide encontrar el fan-in y el fan-out
de las compuertas esto hace referencia a la cantidad
máxima de entradas o salidas a las que pueden ser
Descripción de las actividades conectadas las compuertas (TTL), se realizó un análisis
sobre la corriente y el voltaje que hay en las compuertas
Actividad 1 al comenzar a realizar el fan-in y el fan-out.

En esta actividad se implementó un circuito lógico diseñado Actividad 3


posteriormente, el fin de esta práctica es conocer el
comportamiento físico de las compuertas lógicas entre ellos se El diseño ha cambiado, y ahora necesita conectar una
pide verificar la tabla de verdad que se había trabajado y alarma a 800 m de distancia. Para evitar la atenuación de
realizado por medio de simulación (virtual constructor), la señal, usted
también ver los tiempos de propagación de cada entrada a la decida instalar "estaciones de amplificación" cada 100
salida. m, en función de dos puertas NO en cascada (no tiene
que usar
A B C D X piezas de 200 m de cable, solo debe implementar las
0 0 0 0 1 estaciones). Verifique los tiempos de propagación de
0 0 0 1 0 cada entrada al
0 0 1 0 1 salida de cada estación. Analizar y explicar.
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
DIGITALES 1 INFORME DE LABORATORIO No. 03, 19 DE OCTUBRE DEL 2019 2

Imagen 3: Modelo real de la transición de tiempos en


una compuerta. [1]

Procesamiento de información

En las siguientes imágenes se puede ver toda la


recolección de datos, gráficas y evidencias de la práctica
realizada.

Actividad 1

Imagen 4: Tiempo de subida (Tr).

El modelo ideal de la señal que se muestra en las


compuertas es una señal cuadrada en donde la transición
de un estado bajo a un estado alto se da inmediatamente,
pero en el modelo real o prácticamente se sabe que una
señal no puede pasar de un nivel bajo a uno alto
instantáneamente, para esto necesita un tiempo de carga
como lo es en este caso.
Para conocer el tiempo de carga de una compuerta (Tr) o
el tiempo en el que la señal pasa de un nivel bajo (0) a
Imagen 1: Simulación en virtual constructor. un nivel alto (1) lógico se debe hacer un promedio de la
señal en el momento que se da su incremento, en este
caso es la pendiente que se observa en la imagen 4 en
esta se ven dos cursores, estos deben ubicarse en el 10%
del tiempo de carga y el 90%. El tiempo que hay entre
estos dos estados será el tiempo de carga o (Tr), en este
caso fueron 16μs.

Imagen 2: Montaje físico.

Se tomaron los primeros 4 interruptores del dip-switch


como las entradas A, B, C, D y se verifico la tabla de
verdad vista anteriormente, los estados en los que se
encendía el led azul ubicado en la parte derecha del
circuito coinciden con los de la simulación.
DIGITALES 1 INFORME DE LABORATORIO No. 03, 19 DE OCTUBRE DEL 2019 3

Imagen 6: Simualción o diagrama de conexión para ver


el fan-out (factor de cargabilidad de salidas)
Prácticamente se realizó el circuito en donde a cada
salida que salía de la compuerta se conectaba
directamente a un led para ver el estado

Imagen 5: Tiempo de descarga (Tf).

Para el tiempo de descarga se realiza el mismo


Imagen 7: Montaje físico del circuito.
procedimiento se toma una medida el tiempo que hay
entre en 10% y el 90% de la señal, el tiempo de carga en
Se observa que a medida que se conectan más
este caso coincide con el tiempo de descarga =16μs. compuertas en este caso en serie la señal de voltaje
disminuirá su amplitud en la salida hasta llegar a un
punto en donde la señal no tendrá la amplitud suficiente
para entregar el nivel de su entrada en su salida. En este
Actividad 2 caso se conectaron 12 compuertas NOT para cambiar el
nivel lógico de la entrada.

Imagen 5. a) Compuerta como fuente de corriente b)


Compuerta como sumidero de corriente.

Para encontrar el fan-in se comienza por conectar


compuerta tras compuerta e ir aumentado el número
hasta ver que el nivel lógico a la salida de la compuerta
cambia o no es el que debería ser, el mismo Imagen 8: Voltaje a través de las compuertas.
procedimiento se realiza con el fan aut.
En este caso se conectaron compuertas Not un tras otra. Se puede ver como el voltaje disminuye su amplitud al
incrementar el número de compuertas conectadas.

Actividad 3.
DIGITALES 1 INFORME DE LABORATORIO No. 03, 19 DE OCTUBRE DEL 2019 4

Imagen 9: Tiempo de propagación

Las compuertas NOT para una RL=2.5KΩ y una


capacitancia de Cl=15pf tiene un tplm de 3 ns-10ns y
para una capacitancia de cl=50pf tiene un tphl de 4-15ns
Para un vh= 5v 50%vh= 2.5v

Un retardo total de 25ns por compuerta NOT, ya que la


estación de amplificación tiene un retardo de 50ns en
cada estación cada 100m. al ser 800m se cable a la
alarma seria

50ns * 8=400ns

Existiria un retardo de propagación de 400ns entre la


alarma y diseño.

Bibliografia

[1https://es.slideshare.net/gregoriocrescenzi/familias-lgicas-
digitales