Os - Evaluacion Final - Escenario 8 - Primer Bloque-Teorico - Practico - Sistemas Digitales y Ensambladores - (Grupo1)

22/10/2019 Evaluacion final - Escenario 8: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Evaluacion final - Escenario 8
Fecha límite 22 de oct en 23:55 Puntos 100 Preguntas 20 Disponible 19 de oct en 0:00-22 de oct en 23:55 4 días
Tiempo límite 90 minutos Intentos permitidos 2
Instrucciones
Volver a realizar la evaluación
Historial de intentos
Intento Tiempo Puntaje

ÚLTIMO Intento 1 46 minutos 95 de 100
https://poli.instructure.com/courses/11381/quizzes/41529 1/19
 Las respuestas correctas estarán disponibles del 22 de oct en 23:55 al 23 de oct en 23:55.
Calificación para este intento: 95 de 100

Presentado 22 de oct en 22:26
Este intento tuvo una duración de 46 minutos.
Pregunta 1 5 / 5 ptos.
Los circuitos selectores (multiplexores) permiten escoger una de sus entradas y mostrarla en
sus salidas, mientras que los circuitos distribuidores (demultriplexores) hacen la tarea
opuesta, distribuyendo sus entradas a una de varias salidas.
Usted encuentra un circuito integrado, y en el datasheet puede ver que el elemento tiene
ocho (8) entradas de datos, cuatro (4) salidas de datos y una (1) entrada de selección de un
bit. Se podría decir que este circuito:
Es un multiplexor con 2 entradas de 4 bits, el selector permite escoger cuál de las dos entradas
se muestra en los 4 bits de salida.
De acuerdo a lo visto, existen multiplexores para datos de más de 1 bit. En este caso se
trata de un multiplexor cuyos datos tiene 4 bits, el selector permite escoger una de las 2
entradas de 4 bits y representarla en la salida.
Es un decodificador de 8 a 4 líneas, cuya entrada de selección permite escoger el tipo de

decodificación a usar.
Es un multiplexor con 8 entradas de un bit, el selector permite seleccionar una de las 4 salidas
para mostrar el dato de entrada.
Puede usarse como un demultiplexor, utilizando la entrada de 4 bits y su salida de 8 bits.
Una expresión Suma de Productos -SOP-, (sum of products) está conformada por varios
términos productos (multiplicación booleana) de literales (variable afirmada o negada) que se
agrupan en una suma booleana. Dada la siguiente tabla de verdad:
Es posible afirmar que la Suma de Productos asociada es:
La que contiene los maxtérminos M0 , M3 , M4 , M5
La conformada por la expresión

¯ ¯ ¯ ¯ ¯ ¯ ¯
Y = (A + B + C )(A + B + C )(A + B + C )(A + B + C )
¯ ¯ ¯ ¯ ¯ ¯ ¯
Igual a los términos Y = A BC + A BC + ABC + ABC
Se trata de la expresión correcta, dadas las salidas de la tabla de verdad.
La que contiene los mintérminos

Y = m(1, 2, 5, 7) = M1 + M2 + M5 + M7
Los flip-flops son circuitos multivibradores, que oscilan entre dos estados. El cambio de
estado depende tanto de las entradas de datos, como de los cambios en los pulsos de la
entrada de control (CLK). El control puede darse por pulsos positivos o negativos, según la
construcción interna del flip-flop. Para el siguiente flip-flop, dadas las señales en las entradas
J, K y CLK
Es posible afirmar que la salida tomará la forma:
Existen diferentes tipos de Latches y Flip-Flops: S-R y D son algunos de ellos. La diferencia
en su funcionamiento radica en el tipo de señal de control utilizada para el cambio de estado,
así como en la diferencia que las señales de entrada pueden generar en esas transiciones.
Dados los siguientes diagramas:
Un latch S-R con entrada de habilitación.
Es un latch, pues la entrada se da por nivel y no por flanco. Por otro lado, es tipo S-R, pues
sus entradas S y R están sin negar.
¯ ¯
Un flip-flop S − R con entrada de habilitación.
¯ ¯
Un latch S − R con entrada de habilitación.
Un flip-flop S-R con entrada de habilitación.
Los circuitos combinacionales están conformados por la unión de diferentes compuertas

lógicas, que combinan sus características para obtener una salida compuesta.
De acuerdo con la siguiente tabla de verdad (A y B son entradas, Y3-Y2-Y1-Y0 salidas) para
el circuito decodificador:
¿Cuál de las siguientes afirmaciones es falsa?:
La salida Y2 se puede implementar con una AND y un inversor.
La salida Y0 se puede implementar con una NOR.
La salida Y1 se puede implementar utilizando una XNOR.
Es correcto, la salida Y1 no se podría obtener directamente usando una XOR.
La salida Y3 se puede implementar con una NAND y un inversor.
Un programa de computador hace uso de apuntadores para almacenar las direcciones en

memoria de variables, estructura, funciones, entre otros. Dichas direcciones son mostradas
normalmente en formato hexadecimal.
Al leer dos direcciones en memoria, el computador le entrega la siguiente información

AA2C0200 y AA2C0300. Se puede decir que las dos direcciones:
Son direcciones de 32 bits, separadas 100 posiciones una de la otra
Tienen una longitud de 32 bytes, y se diferencian únicamente en un bit.
Se pueden representar en binario como: 10101010 00101100 00000010 00000000 y 10101010

00101100 00000011 00000000
Las conversiones de hexadecimal a binario son correctas.
Son contiguas y tienen una extensión de 32 bits.
Las máquinas de estados finitos pueden ser utilizadas para controlar diferentes actuadores,
dadas unas señales de control y unos estados internos del sistema.
A usted le piden que analice un circuito digital, y lo único que le entregan es el siguiente
diagrama de estados:
Para usted, la aplicación del diagrama puede ser:
Un sistema de conteo entre los números 0 y 3 en binario. Este sistema requiere una señal
externa para realizar conteo bidireccional.
Una máquina de Mealy, cuyos estados internos son de dos bits y las transiciones de un bit.
Un sistema intermitente, entre 0 y 1. Dadas dos señales externas, el sistema se mantiene en 0 o

cambia a 1.
Un sistema de iluminación con dos bombillos. El sistema permite encender de manera secuencial
una o dos luces, o apagarlas completamente.
Si se toman los estados del sistema como dos señales de salida, funciona perfectamente
para la aplicación mencionada.
Los latch pueden, o no, tener entrada de habilitación. Además, según como sean sus
entradas (negadas o no) su funcionamiento puede variar. Para el siguiente latch \bar{S}-
\bar{R}.
Se puede afirmar que la señal en la salida corresponde con la forma de onda:
La forma de onda seleccionada cumple con los estados del Latch: t1: SET, t2: No hay
cambio, t3: RESET, t4: SET, t5: RESET, t6: No hay cambio, t7: Condición inválida.
Los circuitos lógicos pueden dividirse en dos categorías principales, según diferentes
aspectos, como la interacción que las salidas tengan con sus entradas, de memoria entre
otros. Según lo anterior, existen circuitos combinacionales y circuitos secuenciales. Para el
siguiente circuito,
Circuito secuencial, dado que todos los elementos están conectados en secuencia, desde la
entrada hasta la salida.
Circuito secuencial, dado que las salidas Y0 y Y1 están retroalimentadas.
Efectivamente, la retroalimentación presente en Y0 y Y1 hacen que el circuito sea un

circuito lógico secuencial. En este caso se trata de un Flip-Flop tipo D, con entrada de
Enable.
Circuito combinacional, pues está formado por la combinación de compuertas básicas tipo NOT y
NAND.
Circuito combinacional, pues evidentemente se trata de una compuerta XNOR en la salida Y0 y

de una compuerta XOR en la salida Y1.
Los contadores hacen uso de la división de frecuencia, para realizar las cuentas de forma
binaria. Según sea el uso de las entradas asíncronas, es posible dividir en dos clases los
tipos de contadores: síncronos o asíncronos.
Si se quisiera realizar una cuenta entre 0 y 7 en binario, utilizando un contador tipo síncrono,
el circuito adecuado sería:
Los circuitos combinacionales ven sus salidas afectadas directamente por los valores en las
entradas. La relación entre las entradas y las salidas de un circuito combinacional se pueden
analizar mediante sus tablas de verdad. Dado el siguiente circuito combinacional:
Es posible afirmar que su funcionamiento es equivalente al de:
Una compuerta XNOR.
Una compuerta OR
Una compuerta XOR
Se trata finalmente de una compuerta XOR. Antes de la compuerta NOT cercana a la

salida, funciona como una XNOR, pero esa negación al final la vuelve una XOR. Es decir
que, para este circuito, si las dos entradas son iguales, la salida es 0. Si las dos entradas
son diferentes, la salida es 1.
Una compuerta Negativa-OR.
Las máquinas de estado se pueden representar mediante sus diagramas de estado, o

mediante las tablas de transiciones correspondientes. Dado la siguiente máquina de Mealy:
Se podría decir que una de las siguientes filas NO corresponde con el diagrama:
Este estado no corresponde a un cambio adecuado, pues la salida A no cambia de manera

acorde con la entrada. La salida debería ser 1.
Junto con los contadores, los registros de desplazamiento son otra de las aplicaciones más
usuales para los circuitos secuenciales. En estos, una señal se desplaza por el circuito,
según su construcción.
A un registro de desplazamiento con entrada en serie y salida en paralelo de 4 bits se le

aplica una señal en su entrada:
¿Cuál es la gráfica en la salida?
Se puede apreciar que la forma de onda en la salida es la misma forma de onda en la

entrada, desplazada en el tiempo. Además ñ
Los mapas de Karnaugh permiten realizar agrupación de expresiones, con el fin de simplificar
la expresión total de un sistema dado. Dado el siguiente mapa de Karnaugh:
Es posible afirmar entonces que la expresión mínima resultante es:
¯ ¯ ¯ ¯ ¯ ¯
Y = A C D + AC D + AB + ABC
¯ ¯ ¯
Y = (A + B)(A + D )(C + D ) .
¯ ¯ ¯
Y = AB + AD + C D .
¯ ¯ ¯
Y = AB + AD + C D .
La expresión mostrada es la correcta y se obtiene de lo 3 grupos que se ven claramente en

la imagen.
Un sumador completo es un tipo de circuito combinacional, que recibe, además de los

operandos de entrada, un bit de acarreo de entrada (Cin), proveniente de otra suma previa.
El siguiente circuito sumador se utiliza en un sumador de 8 bits,
En su operación, el sumador recibe los siguientes datos: A=1, B=0 y Cin=1, el resultado en la
salida debería ser:
Y = 1 y C out = 0.
Y = 0 y C out = 1.
Y = 1 y C out = 1.
Y = 0 y C out = 0.
Las compuertas NAND y NOR tienen la particularidad que pueden ser usadas como
compuertas universales. Esto quiere decir que, usando un solo tipo de compuerta, es posible
generar las funciones básicas AND, NOT y OR. A partir de estas compuertas básicas es
posible construir circuitos más complejos.
El siguiente esquema se ha desarrollado usando únicamente compuertas NOR:
¿Cuál es la funcionalidad de este circuito?
Es un circuito multiplexor con una línea de datos y una de selección.
Es un circuito decodificador de binario a decimal.
Es un circuito semi-sumador con acarreo.
Es un circuito comparador.
Se trata de un circuito comparador, la salida Y1 indica si A = B , la salida Y0 si

A > B y la salida Y2 si $$A
Incorrecto Pregunta 17 0 / 5 ptos.
Todos los circuitos combinacionales vistos hasta ahora pueden ser representados mediante
sus tablas de verdad.
De acuerdo con la siguiente tabla de verdad (A y B son entradas, Y1-Y0 salidas):
El circuito es un conversor de código, de binario a BCD.
La salida Y0 se puede implementar con una XNOR.
El circuito funciona como un comparador, con sus dos salidas características.
Es falso, un comparador debe tener 3 salidas: igual, mayor que y menor que.
El circuito es un sumador con acarreo.
Una de las aplicaciones en las que más se utilizan los flip-flops es en el diseño de
contadores, bien sea de tipo síncrono o asíncronos. Dado el siguiente circuito:
Es posible afirmar que se trata de un:
Contador síncrono de 4 bits.
Contador asíncrono con módulo 7.
Contador asíncrono de 4 bits (módulo 16).
Contador asíncrono con módulo 10.
Es correcto, pues el contador cuenta con un circuito de reseteo, que pone la cuenta en 0
de manera asíncrona cuando el estado del contador es 1010 (10 en decimal).
Los multiplexores, además de ser usados para la selección de datos, pueden funcionar como
generadores de funciones lógicas. Partiendo de una tabla de verdad, se seleccionan los
mintérminos y se ponen a un nivel de voltaje ALTO (Conectados a VCC) Las demás entradas
se ponen en BAJO (Conectados a tierra). De esta manera, al poner en las entradas de
selección la combinación adecuada, se puede ver el resultado en la salida. En el siguiente
diagrama, se muestra un generador de funciones lógicas, con la entrada de selección en 000:
¿Qué valor habrá en las salidas, si la entrada de selección en el multiplexor se pone en 011?
Y0 está en 1 y Y1 está en 0.
A la salida del multiplexor habrá un nivel BAJO con la selección en 011, por lo tanto el
demultiplexor mostrará el dato de entrada en su salida Y0, mientras que en Y1 mostrará un
nivel BAJO.
Las máquinas de estado se pueden representar mediante sus diagramas de estado, o

mediante las tablas de transiciones correspondientes. Dado la siguiente máquina de Moore:
Se podría decir que una de las siguientes filas NO corresponde con el diagrama:
Este estado no corresponde a un cambio adecuado, pues la salida C estaría cambiando de

0 a 1.
Calificación de la evaluación: 95 de 100

Os - Evaluacion Final - Escenario 8 - Primer Bloque-Teorico - Practico - Sistemas Digitales y Ensambladores - (Grupo1)

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Os - Evaluacion Final - Escenario 8 - Primer Bloque-Teorico - Practico - Sistemas Digitales y Ensambladores - (Grupo1)

Transféré par

Droits d'auteur :

Formats disponibles

22/10/2019 Evaluacion final - Escenario 8: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

Evaluacion final - Escenario 8

Volver a realizar la evaluación

Intento Tiempo Puntaje

Calificación para este intento: 95 de 100

Es un decodificador de 8 a 4 líneas, cuya entrada de selección permite escoger el tipo de

Puede usarse como un demultiplexor, utilizando la entrada de 4 bits y su salida de 8 bits.

Es posible afirmar que la Suma de Productos asociada es:

La que contiene los maxtérminos M0 , M3 , M4 , M5

La conformada por la expresión

Se trata de la expresión correcta, dadas las salidas de la tabla de verdad.

La que contiene los mintérminos

Es posible afirmar que la salida tomará la forma:

Un latch S-R con entrada de habilitación.

Un flip-flop S-R con entrada de habilitación.

Los circuitos combinacionales están conformados por la unión de diferentes compuertas

¿Cuál de las siguientes afirmaciones es falsa?:

La salida Y2 se puede implementar con una AND y un inversor.

La salida Y0 se puede implementar con una NOR.

La salida Y1 se puede implementar utilizando una XNOR.

Es correcto, la salida Y1 no se podría obtener directamente usando una XOR.

La salida Y3 se puede implementar con una NAND y un inversor.

Un programa de computador hace uso de apuntadores para almacenar las direcciones en

Al leer dos direcciones en memoria, el computador le entrega la siguiente información

Son direcciones de 32 bits, separadas 100 posiciones una de la otra

Tienen una longitud de 32 bytes, y se diferencian únicamente en un bit.

Se pueden representar en binario como: 10101010 00101100 00000010 00000000 y 10101010

Las conversiones de hexadecimal a binario son correctas.

Son contiguas y tienen una extensión de 32 bits.

Para usted, la aplicación del diagrama puede ser:

Un sistema intermitente, entre 0 y 1. Dadas dos señales externas, el sistema se mantiene en 0 o

Se puede afirmar que la señal en la salida corresponde con la forma de onda:

Circuito secuencial, dado que las salidas Y0 y Y1 están retroalimentadas.

Efectivamente, la retroalimentación presente en Y0 y Y1 hacen que el circuito sea un

Circuito combinacional, pues evidentemente se trata de una compuerta XNOR en la salida Y0 y

Es posible afirmar que su funcionamiento es equivalente al de:

Una compuerta XNOR.

Una compuerta XOR

Se trata finalmente de una compuerta XOR. Antes de la compuerta NOT cercana a la

Una compuerta Negativa-OR.

Las máquinas de estado se pueden representar mediante sus diagramas de estado, o

Este estado no corresponde a un cambio adecuado, pues la salida A no cambia de manera

A un registro de desplazamiento con entrada en serie y salida en paralelo de 4 bits se le

¿Cuál es la gráfica en la salida?

Se puede apreciar que la forma de onda en la salida es la misma forma de onda en la

Es posible afirmar entonces que la expresión mínima resultante es:

La expresión mostrada es la correcta y se obtiene de lo 3 grupos que se ven claramente en

Un sumador completo es un tipo de circuito combinacional, que recibe, además de los

El siguiente esquema se ha desarrollado usando únicamente compuertas NOR:

¿Cuál es la funcionalidad de este circuito?

Es un circuito multiplexor con una línea de datos y una de selección.

Es un circuito decodificador de binario a decimal.

Es un circuito semi-sumador con acarreo.

Se trata de un circuito comparador, la salida Y1 indica si A = B , la salida Y0 si

Incorrecto Pregunta 17 0 / 5 ptos.

De acuerdo con la siguiente tabla de verdad (A y B son entradas, Y1-Y0 salidas):

El circuito es un conversor de código, de binario a BCD.

La salida Y0 se puede implementar con una XNOR.

El circuito funciona como un comparador, con sus dos salidas características.

El circuito es un sumador con acarreo.

Es posible afirmar que se trata de un:

Contador síncrono de 4 bits.

Contador asíncrono con módulo 7.