Lógica Matemática y Digital

SEMANA 8
ALGEBRA DE BOOLE

Todos los derechos de autor son de la exclusiva propiedad de IACC o de los otorgantes de sus licencias. No está
permitido copiar, reproducir, reeditar, descargar, publicar, emitir, difundir, poner a disposición del público ni 1
ESTE
utilizarDOCUMENTO
los contenidos paraCONTIENE LAdeSEMANA
fines comerciales 8
ninguna clase.
 2
ESTE DOCUMENTO CONTIENE LA SEMANA 8
ÍNDICE
ALGEBRA DE BOOLE ............................................................................................................................ 4
INTRODUCCIÓN ...................................................................................................................................... 4
1. Compuertas lógicas básicas y universales: .................................................................................. 5
2. Simplificación de funciones con Mapas de Karnaugh: .............................................................. 11
COMENTARIO FINAL.......................................................................................................................... 18
REFERENCIAS........................................................................................................................................ 19

3
ESTE DOCUMENTO CONTIENE LA SEMANA 8
ÁLGEBRA DE BOOLE
 Analizar las tablas de verdad de cada compuerta lógica.
 Construir mapas de Karnaugh para la simplificación de funciones.

INTRODUCCIÓN
En esta semana se estudiarán los fundamentos de las compuertas lógicas. Este tópico permite
comenzar a representar gráficamente las operaciones lógicas básicas con el objeto de crear
circuitos, relacionando entradas y salidas. Un circuito viene a representar un modelo para una
situación o problema lógico que se desea resolver.

De igual forma, se estudiará el método para simplificar expresiones lógicas a partir de un método
gráfico denominado mapa de Karnaugh. A partir de este método se pueden obtener funciones
lógicas equivalentes y simplificadas de manera metódica y sistemática.

4
ESTE DOCUMENTO CONTIENE LA SEMANA 8
 1. Compuertas lógicas básicas y universales:
Según Molina (2014), las compuertas lógicas son representaciones de las operaciones lógicas
básicas, cada compuerta tiene una simbología que la define y una tabla de verdad que rige su
comportamiento. A continuación se estudiarán las compuertas lógicas básicas y universales a fin
de poder estructurar circuitos digitales que representen funciones lógicas matemáticas.

Compuerta Lógica AND (Y):

Esta operación representa la multiplicación o producto. Es decir, el valor lógico de la salida es la

multiplicación de las entradas. A continuación se describe la tabla de verdad:

Entrada A Entrada B Salida X

0 0 0
0 1 0
1 0 0
1 1 1

Note que la única forma de obtener un 1 lógico a la salida es que el valor lógico de todas las
entradas sea igual a 1. La representación simbólica de la compuerta es:

Fuente: http://goo.gl/h8mPbU

Si se quisiera diseñar una compuerta lógica para 3 entradas, tenemos que 2 elevado a 3 es igual a
8 y por ende la tabla para esta compuerta sería:

Entrada A Entrada B Entrada C Salida X

0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

5
ESTE DOCUMENTO CONTIENE LA SEMANA 8
Compuerta Lógica OR (O):

Esta operación representa la suma binaria. Es decir, el valor lógico de la salida es la suma de las
entradas. A continuación se describe la tabla de verdad:

Entrada A Entrada B Salida X

0 0 0
0 1 1
1 0 1
1 1 1

Note que la única forma de obtener un 0 lógico a la salida es que el valor lógico de todas las
entradas sea igual a 0. La representación simbólica de la compuerta es:

Fuente: http://goo.gl/NuxFZ0

Si se quiere diseñar una compuerta lógica para 3 entradas, se tiene que 2 elevado a la 3 es igual a
8 y por ende la tabla para esta compuerta sería:

Entrada A Entrada B Entrada c Salida X

0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

Compuerta Lógica NOT (No):

Esta operación representa la negación. Es decir, el valor lógico de la salida es el inverso de la

entrada. A continuación se describe la tabla de verdad:

Entrada Salida X
0 1
1 0

6
ESTE DOCUMENTO CONTIENE LA SEMANA 8
La representación simbólica de la compuerta es:

Fuente: http://goo.gl/2qxYRT

Compuerta Lógica NAND (No-Y):

Esta operación representa el inverso de la multiplicación o producto. Es decir, el valor lógico de la

salida es la multiplicación de las entradas y luego se invierte. A continuación se describe la tabla
de verdad:

Entrada A Entrada B Salida X

0 0 1
0 1 1
1 0 1
1 1 0

Note que la única forma de obtener un 0 lógico a la salida es que el valor lógico de todas las
entradas sea igual a 1. La representación simbólica de la compuerta es:

Fuente: http://goo.gl/G1JHdV

Compuerta Lógica NOR (No-O):

Esta operación representa inversión de la suma binaria. Es decir, el valor lógico de la salida es la
suma de las entradas y luego se invierte. A continuación se describe la tabla de verdad:

7
ESTE DOCUMENTO CONTIENE LA SEMANA 8
 Entrada A Entrada B Salida X
0 0 1
0 1 0
1 0 0
1 1 0

Note que la única forma de obtener un 1 lógico a la salida es que el valor lógico de todas las
entradas sea igual a 0. La representación simbólica de la compuerta es:

Fuente: http://goo.gl/PI91P2

Compuerta Lógica OR-EX (O exclusiva):

Esta operación representa la suma binaria exclusiva. Es decir, el valor lógico de la salida es la suma
de las entradas excluyendo el caso donde existe acarreo. A continuación se describe la tabla de la
verdad:

Entrada A Entrada B Salida X

0 0 0
0 1 1
1 0 1
1 1 0

La representación simbólica de la compuerta es:

Fuente: http://www.retrogames.cl/imagenes/clases/xor.jpg

8
ESTE DOCUMENTO CONTIENE LA SEMANA 8
Ejemplo de aplicación: utilizando las tablas de las compuertas lógicas, y conociendo la simbología
de cada operación, determine el valor de salida del circuito presentado:

Considere que el circuito posee cuatro (4) entradas: A, B, C, D. Las entradas A y C tienen el valor
lógico de 1, y las entradas B y D son iguales a 0.

El circuito es:

Solución:

Se ubican los valores lógicos de las entradas, y luego conociendo las compuertas y cada una de sus
tablas se van asignando los valores respectivos hasta obtener el valor de salida:

9
ESTE DOCUMENTO CONTIENE LA SEMANA 8
Ejemplo 2: dado el siguiente circuito construya la tabla lógica respectiva:

A B C D F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0

10
ESTE DOCUMENTO CONTIENE LA SEMANA 8
 2. Simplificación de funciones con mapas de Karnaugh:
De acuerdo a Molina (2014), el Mapa de Karnaugh (K-map o Mapa K) es un método alternativo
de representación gráfica de la tabla de verdad que ayuda a visualizar hasta 6 dimensiones,
permite minimizar funciones canónicas y de esta forma, además, construir un circuito con un
número menor de compuertas.

Para minimizar funciones booleanas, no solo se utilizan métodos gráficos, también se utiliza el
método algebraico, el primero es Karnaugh y el segundo se apoya en los postulados y teoremas
del álgebra de Boole.

El uso de mapas de Karnaugh es una técnica que permite simplificar funciones lógicas de
manera análoga a lo que se puede hacer con el álgebra de Boole. Siguiendo lo expuesto por
Molina (2014). Para aplicar este método debe seguir los siguientes pasos:

a) Se debe iniciar desde la tabla de verdad del circuito, es necesario conocer la tabla
lógica de todo el circuito para luego construir el mapa.
b) El mapa puede realizarse de manera efectiva para un máximo de 6 variables.
c) Si la tabla de verdad presenta 4 combinaciones, el mapa de igual manera tendrá 4
combinaciones, es decir son equivalentes las posiciones entre el mapa y la tabla lógica.
d) El mapa debe numerarse en código Gray.

Selección del mapa:

A continuación se observan los mapas de 2, 3 y 4 variables respectivamente, note que se identifica

la numeración en Gray para filas y columnas y además se tienen las posiciones que equivalen a la
tabla lógica.

Fuente: http://s2.subirimagenes.com/otros/previo/thump_9284388mapask.jpg

Luego de tener el mapa se procede a vaciar en el la información de la salida de la tabla lógica,

ejemplo:

11
ESTE DOCUMENTO CONTIENE LA SEMANA 8
Si se tiene una tabla lógica así:

Entrada A Entrada B Entrada C Salida X

0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

Se debe saber que como se tiene 3 entradas, seleccionamos el mapa de 3 variables, y los valores
de X deben ser colocados en las posiciones respectivas:

Note como coinciden la cantidad de unos y de ceros tanto en la tabla como en el mapa. Se realizan
los enlaces abarcando el mayor número de términos bajo los siguientes criterios:

a. El número de términos que se agrupan siguen la regla de formación binaria, es decir, de 1

en 1, de 2 en 2, de 4 en 4, de 8 en 8, entre otros. Comenzando con el mayor número de 1’s
a seleccionar.

b. Es imprescindible cuidar la simetría con los ejes centrales y secundarios, al momento de

agrupar los términos.

c. Siempre que esto no implique una redundancia, un término puede ser utilizado para
varios enlaces.

d. El número de enlaces realizados determinará la cantidad de términos que tendrá la

función reducida.

e. Obtener el término reducido implica la realización de dos movimientos en el mapa, el

primero sería un movimiento vertical, en el cual se barren las variables más significativas,
el segundo sería un movimiento horizontal, que se encarga de barrer las variables menos
significativas.

Una vez diseñado el mapa, se procede a realizar la fase de agrupamientos:

12
ESTE DOCUMENTO CONTIENE LA SEMANA 8
  Este consiste en seleccionar los unos de manera estructurada y en proporción al valor 2n
 Es válido agrupar valores 1, 2, 4, 8, 16. Siempre y cuando estén horizontal o verticalmente
dispuestos en el mapa, no es válido agrupamientos en números impares ni diagonales.
 El Mapa K es plegable, es decir, los bordes pueden conectarse de forma cilíndrica con los
otros extremos.

Luego de los agrupamientos se realizan las simplificaciones de variables, a continuación se

presentan dos ejemplos para realizar el proceso de simplificación:

Ejemplo 1: en una Torre Empresarial de 16 pisos, se cuenta con un ascensor, se desea

implementar un circuito en éste, de tal forma que se indiquen los pisos en los cuales existen
oficinas administrativas, a saber en los pisos: 1,3,4,5,8,10,11,13,15 y oficinas de atención al cliente,
las cuales están ubicadas en los pisos: 2,3,4,6,8,10,11,13,14. De modo que el usuario tenga
conocimiento de éstas a medida que el ascensor se desplaza. Utilice código binario para
representar el piso por el cual se ubica el ascensor.

SOLUCION:

Se definen las variables ABCD como los dígitos de la combinación, siendo “A” el bit más
significativo y el “D” el menos significativo.

Se declaran las variables de salida donde:

O = Oficinas Administrativas
T = Atención al Cliente.

Se procede a realizar el planteamiento del Mapa K.

Se define el número de celdas que debe contener el mapa K.

N° de combinaciones= 2𝑛 donde n = al números de bits.

2𝑛 = 24 = 16

A B C D O T
0 0 0 0 0 0
0 0 0 1 1 0
0 0 1 0 0 1
0 0 1 1 1 1
0 1 0 0 1 1
0 1 0 1 1 0
0 1 1 0 0 1
0 1 1 1 0 0
1 0 0 0 1 1
1 0 0 1 0 0
1 0 1 0 1 1

13
ESTE DOCUMENTO CONTIENE LA SEMANA 8
 1 0 1 1 1 1
1 1 0 0 0 0
1 1 0 1 1 1
1 1 1 0 0 1
1 1 1 2 1 0

Grupo 1
“O”
CD
00 01 11 10
AB
000 1 1 0

01
Grupo 2 1 1 0 0
11 Grupo 3
0 1 1 0

10
1 0 1 1
Grupo 4

Grupo 5

Ecuación Lógica:

Grupo 1 + Grupo 2 + Grupo 3 + Grupo 4 + Grupo 5 = O

Grupo1 Grupo 2 Grupo 3 Grupo 4 Grupo 5

𝐴̅ 𝐵̅ 𝐶̅ 𝐷 𝐴̅ 𝐵 𝐶̅ 𝐷
̅ 𝐴 𝐵 𝐶̅ 𝐷 𝐴 𝐵̅ 𝐶 𝐷
̅ 𝐴 𝐵̅ 𝐶 𝐷

𝐴̅ 𝐵̅ 𝐶 𝐷 𝐴̅ 𝐵 𝐶̅ 𝐷 𝐴𝐵𝐶𝐷 𝐴 𝐵̅ 𝐶̅ 𝐷
̅ 𝐴 𝐵̅ 𝐶 𝐷
̅
________ ________ ________ ________
_________
𝐴̅ 𝐵̅ 𝐷 𝐴̅ 𝐵 𝐶̅ 𝐴𝐵𝐷 𝐴 𝐵̅ 𝐷
̅ 𝐴 𝐵̅ 𝐶

𝐴̅ 𝐵̅ 𝐷 + 𝐴̅ 𝐵 𝐶̅ + 𝐴 𝐵 𝐷 + 𝐴 𝐵̅ 𝐷
̅ + 𝐴 𝐵̅ 𝐶 = 𝑂

14
ESTE DOCUMENTO CONTIENE LA SEMANA 8
 “T”
Grupo 1

CD
00 01 11 10
AB
00
1 1
Grupo 3
Grupo 2 01
1 1
Grupo 4 11
1 1
10
Grupo 5 1 1 1

Grupo 6
Ecuación Lógica:

Grupo 1 + Grupo 2 + Grupo 3 + Grupo 4 + Grupo 5 + Grupo 6 = T

Grupo1 Grupo 2 Grupo 3 Grupo 4 Grupo 5

Grupo 6

𝐴̅ 𝐵̅ 𝐶 𝐷 𝐴̅ 𝐵 𝐶 𝐷
̅ 𝐴̅ 𝐵̅ 𝐶 𝐷
̅ 𝐴 𝐵 𝐶̅ 𝐷 𝐴 𝐵̅ 𝐶 𝐷
̅
𝐴 𝐵̅ 𝐶 𝐷
𝐴̅ 𝐵̅ 𝐶 𝐷̅ 𝐴̅ 𝐵 𝐶̅ 𝐷
̅ 𝐴̅ 𝐵 𝐶 𝐷
̅ 𝐴 𝐵̅ 𝐶̅ 𝐷
̅
𝐴 𝐵̅ 𝐶 𝐷 ̅
________ ________ ̅
𝐴𝐵𝐶𝐷 _______
_______
𝐴̅ 𝐵̅ 𝐶 𝐴̅ 𝐵 𝐷
̅ 𝐴 𝐵̅ 𝐶 𝐷
̅ 𝐴 𝐵̅ 𝐷
̅
𝐴 𝐵̅ 𝐶
_________
𝐶𝐷̅

𝐴̅ 𝐵̅ 𝐶 + 𝐴̅ 𝐵 𝐷 ̅ + 𝐴 𝐵 𝐶̅ 𝐷 + 𝐴 𝐵̅ 𝐷
̅+ 𝐶𝐷 ̅ + 𝐴 𝐵̅ 𝐶 = 𝑇

15
ESTE DOCUMENTO CONTIENE LA SEMANA 8
Ejemplo 2: Diseñe un circuito utilizando mapas Karnaugh que permita el encendido de un motor
bajo las siguientes condiciones según el número binario instalado.

Se utiliza para el encendido del motor una combinación de 4 bits (el motor encendido).

 Cuando 2 bits estén en uno lógico y éstos estén en posición consecutiva, los demás bits
deben estar en cero lógicos.
 Cuando solo esté el MSB (Bits más significativo) o el LSB (Bits menos significativo) en uno
lógico debe encender también.

SOLUCIÓN:

Se definen las variables ABCD como los dígitos de la combinación, siendo “A” el bit más
significativo y el “D” el menos significativo. “Y” es la salida del circuito, será “1” cuando algunas de
las condiciones se cumplan y “0” cuando no. Se procede a realizar el planteamiento del Mapa K.

A B C D Y
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

16
ESTE DOCUMENTO CONTIENE LA SEMANA 8
Ecuación Lógica:

Grupo 1 + Grupo 2 + Grupo 3 = Y

Grupo1 Grupo 2 Grupo 3

𝐴̅ 𝐵̅ 𝐶̅ 𝐷 𝐴̅ 𝐵 𝐶 𝐷
̅ 𝐴 𝐵 𝐶̅ 𝐷
̅

𝐴̅ 𝐵̅ 𝐶 𝐷 𝐴 𝐵̅ 𝐶̅ 𝐷
̅
________ ________
𝐴̅ 𝐵̅ 𝐷 𝐴 𝐶̅ 𝐷
̅

𝐴̅ 𝐵̅ 𝐷 + 𝐴̅ 𝐵 𝐶 𝐷
̅ + 𝐴 𝐶̅ 𝐷
̅=𝑌

17
ESTE DOCUMENTO CONTIENE LA SEMANA 8
COMENTARIO FINAL
Luego de conocer el contenido referente a compuertas lógicas, el estudiante podrá representar
cualquier caso de estudio a través de un circuito con compuertas que permita modelar las
funciones booleanas más básicas. De igual manera el estudiante estará en capacidad de analizar
circuitos a partir de las compuertas y obtener las tablas lógicas equivalentes.

Por su parte, se estudió un método alternativo para simplificar funciones lógicas, el uso de mapas
K simplifica la manera de abordar problemas de circuitos digitales y en tal sentido sistematiza de
manera estructurada el procedimiento para obtener expresiones lógicas más sencillas y que
pueden adaptarse a cualquier caso que se desee resolver.

18
ESTE DOCUMENTO CONTIENE LA SEMANA 8
REFERENCIAS
González Cabillón, J. (1993). Matemática. 5º año. Tomo I. Montevideo: Colección Cánepa.
Molina, J. (2014) Circuitos Digitales. Universidad Fermín Toro. Venezuela.

Monsalve, M. (2007) Guía Didáctica de Matemáticas Discretas. Universidad Central de Venezuela.

Ochoviet, C. & Olave, M. (2006). Matemática 4. Montevideo: Santillana.
W.K. Grassmann (1998) Matemática discreta y lógica. Madrid, Prentice Hall.

PARA REFERENCIAR ESTE DOCUMENTO, CONSIDERE:

IACC (2014). SISTEMS NUMERICOS. Lógica Matemática y Digital. Semana 8.

19
ESTE DOCUMENTO CONTIENE LA SEMANA 8
 20
ESTE DOCUMENTO CONTIENE LA SEMANA 8