Académique Documents
Professionnel Documents
Culture Documents
Presentado por:
KEVIN MUÑOZ BARCELÓ
DARWIN DURAN MYLES
CARLOS ANDRÉS GRANDA
YUBER ZAPATA
GABRIELA MEÑACA ESPAÑA
Grupo: 243006_37
Presentado a
JORGE ELIECER RAMÍREZ
Suponga que trabaja para una compañía que diseña, prueba, fabrica y
comercializa instrumentos electrónicos. Su segunda asignación es
presentar trabajando en equipo con cuatro compañeros, una solución
llamada amplificador de baja señal con JFET, el cual permite restaurar
señales débiles en los diferentes circuitos de transmisión y recepción de
información las especificaciones dadas para el diseño son las siguientes:
De catálogo se tiene que: IDSS puede Variar de 1mA a 100mA… para este
diseño se trabajara IDSS=3mA.
Actividades a desarrollar
1. Fundamentación Teórica.
Cuando logramos que el voltaje Vgs sea cero vamos a obtener la máxima
corriente de saturación de drenaje IDss, cuando notamos que va
disminuyendo el voltaje llega al punto de llamarse voltaje Vgs, en su
defecto va disminuyendo la corriente.
Resistencia RG: esta resistencia por lo general lleva un valor óhmico muy
alto, su función principal es evitar que la baja señal que llega no se pierda
en el polo tierra, sino que pase directamente por el transistor y así
funcione la región activa, haciéndole creer que está conectada al polo
tierra, pero en si pasa por el transistor.
Gabriela Meñaca
El diseño del circuito tiene como finalidad amplificar una señal débil, existe
un transistor JFET que esta polarizado y a su vez está configurado en
auto polarización que podemos deducir por la fuente de alimentación de
20V; dicha fuente alimenta el circuito para mantenerlo activo, además,
cuenta con un receptor de señal que se encuentra conectado al dispositivo
transistor que es el que amplifica la señal, dicho transistor cuenta con un
drenaje “RG“, una compuerta “RG”, y una fuente “RS”, que se encargan
de regular el funcionamiento del amplificador que representa el circuito.
Kevin Muñoz
semiconductor tipo “P” a cada lado del material “N” (en realidad es una
sola al rededor del semiconductor “N”) al cual está conectado a la
compuerta (G), cuando alimentamos el material semiconductor tipo “P”
con una carga negativa de una señal (conectado en inversa junto con la
fuente= 𝑉𝐺𝑆 ) se crea un campo magnético conocido como la región de
agotamiento, este campo impide el paso de corriente por el canal “N”
(de drenaje a fuente=𝐼𝐷𝑆 , esta parte esta alimentada por una fuente, no
una señal), cuando 𝑉𝐺𝑆 es lo suficientemente pequeño (la señal
conectada en inversa se hace más negativa) se dice que el campo de
agotamiento estrangula completamente el canal y no hay paso de
corriente de “D” a “S” (𝐼𝐷𝑆 = 0), esto es conocido como voltaje de
estrangulamiento (𝑉𝐺𝑆(𝑜𝑓𝑓) = 𝑉𝑃 𝑣𝑜𝑙𝑡𝑎𝑔𝑒 𝑑𝑒 "𝑝𝑖𝑛𝑐ℎ 𝑜𝑓𝑓"), hay otro caso y es
cuando (𝑉𝐺𝑆 = 0), lo que sucede es que la región de agotamiento esta
reducida al máximo, lo que implica que la intensidad de corriente que
recorre de “D” a “S” es la máxima y se conoce como intensidad de
saturación máxima (𝐼𝐷𝑆𝑆 ); Existen tres zonas en las cuales trabaja este
transistor y son la zona de corte (cuando 𝑉𝐺𝑆 ≥ 𝑉𝑃 ), la zona óhmica (𝑉𝐷𝑆 <
𝑉𝐺𝑆 − 𝑉𝑃 ) y la zona de saturación (𝑉𝐷𝑆 > 𝑉𝐺𝑆 − 𝑉𝑃 ); los valores de 𝑉𝑃 y de
𝐼𝐷𝑆𝑆 son intrínsecos de la construcción del transistor, así que con una
variación de 𝑉𝐺𝑆 entre 0 y 𝑉𝑃 obtengo una variación en 𝐼𝐷𝑆 y es de esta
manera como trabaja un transistor JFET.
Argumentación.
𝑅𝐷 = (𝑉𝐶𝐶 – 𝑉𝐷) / 𝐼𝐷
Datos:
𝑉𝐶𝐶 = 20 𝑉
𝑉𝐶 = 4.6 𝑉
𝐼𝐷 = 3𝑚𝐴
(20𝑉 – 4.6𝑉)
𝑅𝐷 = = 5.13 𝐾Ω
3𝑚𝐴
𝑅𝑆 = −500Ω
El capacitor 3 es de desacoplo.
𝐼𝐷 = 327𝑢𝐴
𝑅𝑆 = 500Ω
𝑅𝐷 = 5133Ω
𝐴𝑣 = −𝐺𝑚 ∗ 𝑅𝐷
𝐼𝐷
𝐴𝑣 = − ( )𝑅
𝑉𝐺𝑆 𝐷
𝐼𝐷
𝐴𝑣 = − ( )𝑅
−𝐼𝐷 ∗ 𝑅𝑆 𝐷
327𝑢𝐴
𝐴𝑣 = − ( ) 5133Ω
−327𝑢𝐴 ∗ 500Ω
1
𝐴𝑣 = ∗ 5133Ω
500
𝐴𝑣 = 0.002 ∗ 5133Ω
𝐴𝑣 = 10.266𝑉
Simulación
SIMULACIÓN CORRIENDO
SEÑAL DE ENTRADA
FUNCIONAMIENTO DEL OSCILOSCOPIO
Corriente ID 353 uA
Conclusiones
Bibliografía