ESCUELA POLITÉCNICA NACIONAL

Facultad de Ingenierı́a Eléctrica y Electrónica

CP- Dispositivos Electrónicos

Ramos Sarango Juan Fabricio

16-Diciembre-2019

GRUPO: GR-3.
INGENIERO: Al

Trabajo Preparatorio N.-6

1
 1. Tema
POLARIZACIÓN Y AMPLIFICACIÓN CON FETs.

2. Objetivos
• Analizar e implementar circuitos de polarización para JFET.

• Revisar la temática de amplificadores con JFET.

3. Trabajo Preparatorio
3.1 Consultar las principales caracterı́sticas de los transistores de
efecto de campo.
Es una familia de transistores que se basan en el campo eléctrico para con-
trolar la conductividad de un canal en un material semiconductor. Es un dis-
positivo de 3 terminales de juntura NP, donde permite controlar una corriente
por medio de un voltaje. Existen 2 tipos: JFET (Juntura) y MOSFET:
Cuando estos transistores funcionan como amplificadores suministran una
corriente de salida que es proporcional a la tensión aplicada a la entrada.
Las caracter´ısticas principales de un JFET son [2]:

• Por el terminal de control no se absorbe corriente.

• Una señal muy débil puede controlar el componente.

• La tensión de control se emplea para crear un campo eléctrico.

• Baja ganancia de voltaje.
• Alta ganancia de corriente.

• Alta impedancia de entrada.

• Generación de ruido baja.

• Tiempo de conmutación alta.

• Controlado por tensión entre puerta y fuente.

3.2 Para los circuitos de polarización de las Figuras 1, 2 y 3, re-

solverlos, encontrar la forma de la curva ID contra VDS y forma de
la curva ID contra VGS:

2
Polarización Fija.

Figure 1: Polarización fija

A continuación se presenta los valores calculados:

Se asume para este circuito: IDSS = 20[mA], Vp = −8[V ].
Del circuito presentado en la Figura 1, tenemos que:

VG = BAT 3 = −2[V ]
VGS = VG − VS, se considera que VS = 0[V ] por lo que VGS = VG = −2[V ]
ID = IDSS (1 − VGS 2) = 20[mA](1 − 2) 2= 12[mA]
Vp 8

VS = 0[V ]
VDS = VD = 12[V ]
12[V ]
IS = ID = 1000[Ω]
= 12[mA]
2[V ]
IG = − 1[M Ω]
= 2[uA]

3
 Auto-polarización.

Figure 2: Auto-polarización.

A continuación se presenta los valores calculados:

Se asume para este circuito: IDSS = 20[mA], Vp = −8[V ].
Del circuito presentado en la Figura 2, tenemos que:

IG = 0[A]
VGS = VG − Vs considerando que VG = 0[V ] tenemos que VGS = −IDRS
ID = IDSS (1 − VGS 2) = 20[mA](1 − 10000ID 2) = 20[mA](1 − 1250ID)2donde
Vp 8
finalmente ID = 8 ∗ 10−4[A] Entonces
el valor de VGS = 2.64[V ]
Verificamos que se cumple lo siguiente: |VGS| < |Vp| VD
= VDD − IDRD = 17[V ] − 8 ∗ 10−4[A](10[kΩ]) = 9[V ] VDS =
VD − VS = 9[V ] − 3.3[kΩ](8 ∗ 10−4[A]) = 5.36[V ]
Verificamos que se cumple lo siguiente: VDS > Vp

4
 Polarización por Divisor de Voltaje.

Figure 3: Polarización por divisor de voltaje.

A continuación se presenta los valores calculados:

Se asume para este circuito: IDSS = 20[mA], Vp = −8[V ].
Del circuito presentado en la Figura 3, tenemos que:

10[KΩ]
VG = BAT 1 ∗ RB2
RB1+RB2
= 27[V ] ∗ 10[kΩ]+2.2[M Ω]
= 0.122[V ]
VS = IDRS = 3300ID
VGS 2
ID = IDSS(1 − )Vp = 312.5[uA](8 − 0.122 + 3300ID)2, donde finalmente
tenemos que
ID1 = −2.34[mA] , ID2 = −2.44[mA]
Adicionalmente, se tiene que VGS1 = 7.84[V ] con ID1 y con ID2 se tiene
VGS2 = 8.17[V ]
Verificamos que se cumple lo siguiente: |VGS1| < |Vp|
VS = ISRS = 7.72[V ]
VD = 27[V ] − (560[Ω] ∗ 2.34[mA]) = 25.68[V ]
VDS = VD − VS = 17.96[V ]
Verificamos que se cumple lo siguiente: VDS > Vp

La gráfica solicitada a implementar por cada circuito en papel milimetrado

tiene las siguientes formas, aunque la gráfica de papel milimetrado se adjunta
en los Anexos N°1,N°2,N°3,N°4,N°5 y N°6.

5
Polarización Fija.

Figure 4: Gráficas de curva ID vs VDS e ID vs VGS

Auto-Polarización.

Figure 5: Gráficas de curva ID vs VDS e ID vs VGS

6
 Polarización por Divisor de Voltaje.

Figure 6: Gráficas de curva ID vs VDS e ID vs VGS

3.3 Realizar las simulaciones de los circuitos presentados en Pro-

teus.
Polarización Fija.
Nota: Al realizar la simulación en Proteus, se presenta el problema de que
este software de simulación maneja otros valores de IDSS y Vp para el JFET
2N3819, por lo cual a continuación se presenta la captura de pantalla de los
valores obtenidos en Proteus y los valores obtenidos en otro programa como es
QUCs.

7
 Figure 7: Valores obtenidos de Proteus.

Figure 8: Valores de corriente medidos en QUCs.

8
 Figure 9: Valores de voltaje medidos en QUCs.

Auto-Polarización.
Nota: Al realizar la simulación en Proteus, se presenta el problema de que
este software de simulación maneja otros valores de IDSS y Vp para el JFET
2N3819, por lo cual a continuación se presenta la captura de pantalla de los
valores obtenidos en Proteus y los valores obtenidos en otro programa como es
QUCs.

9
 Figure 10: Valores obtenidos de Proteus

Figure 11: Valores de corriente medidos en QUCs.

10
 Figure 12: Valores de voltaje medidos en QUCs.

Polarización por Divisor de Voltaje.

Nota: Al realizar la simulación en Proteus, se presenta el problema de que
este software de simulación maneja otros valores de IDSS y Vp para el JFET
2N3819, por lo cual a continuación se presenta la captura de pantalla de los
valores obtenidos en Proteus y los valores obtenidos en otro programa como es
QUCs.

Figure 13: Valores obtenidos de P

11
 Figure 14: Valores de corriente medidos en QUCs.

Figure 15: Valores de voltaje medidos en QUCs.

3.4 Realizar un resumen del datasheet perteneciente al JFET J304

y adquirir este dispositivo o un equivalente para la práctica.
A continuación se presenta un resumen del datasheet J304.[3].

12
 CARACTERÍSTICAS GENERALES
Parámetro Significado Valor Unidad
VDG Voltaje drenaje-compuerta 30 V
VGS Voltaje compuerta-fuente -30 V
IGF Corriente de compuerta delantera 10 mA
Rango de temperatura de la unión,
TJ ,TSTG -55;150 °C
operación y almacenamiento
CARACTERÍSTICAS ELÉCTRICAS
Parámetro Condición Mı́nimo/Máximo Unidad
Voltaje de ruptura
IG=-1.9[uA], VDS=0 -30/0 V
compuerta-fuente
Corriente inversa
VGS=-20[V], VDS=0 0/100 pA
de compuerta
Voltaje de corte
VDS=15[V], ID=1.9[nA] -2.0/-6.0 V
de fuente
Corriente de drenaje
de voltaje compuerta VDS=15[V], VGS=0 5.0/15 mA
cero
Transconductancia
VGS=0, VDS=15[V], f=1[KHz] 4500/7500 uS
delantera
Conductancia de
VGS=0, VDS=15[V], f=1[KHz] 0/50 uS
salida

Table 1: Tabla de Resumen del Datasheet J304.

3.5 Implementar los circuitos de la Fig. 16,17,18 y calcular los

voltajes de salida de cada uno de ellos.

13
 Amplificador con JFET I.

Figure 16: Amplificador con JFET I.

A continuación se presenta los cálculos utilizados para obtener ciertas car-

acterı́sticas de este tipo de amplificación.
Para la Figura se tiene:
Análisis en DC.
Se asume ID = 2[mA] y Vp = −8[V ].

56[kΩ]
VG = 30[V ] ∗ 56[kΩ]+1[M Ω]
= 1.59[V ]
VS = ID(560)
VGS = 1.59[V ] − ID(560)
ID = 2[mA](1 + V8GS )2
VGS = 1.59 − (560)(2[mA])(1 + VGS
8
)2
VGS1 = 0.36[V ], VGS2 = −73.5[V ]
VGSQ = 0.36[V ], IDSQ = 2.18[mA]
VD = 30 − ID = (1.8[kΩ]) = 26.07[V ]
VDS = 24.85[V ]

14
 Análisis en AC.

Ai = 0
Av = −gmRLt
gm = 2(2[mA]) (1 + 0.36 )2 = 0.52[mS]
8 8

Av = −0.8
ZinT = ∞
Zin = Rg = R1||R2 = 53.03[kΩ]
Zout = RLt = 1.525[kΩ]
El voltaje de salida para este caso es de 4.37[V], obtenido de la
implementación del circuito en Proteus.

Amplificador con JFET II.

Figure 17: Amplificador con JFET II.

A continuación se presenta los cálculos utilizados para obtener ciertas car-

acterı́sticas de este tipo de amplificación.
Para la Figura se tiene:
Análisis en DC.
Se asume ID = 2[mA] y Vp = −8[V ].

15
 IG = 0[A], ID = IS, VG = 0[V ]
VS = IS(220 + 2.7[kΩ])
VGS = −IS(2920Ω)
VGS 2
ID = − RVsGS , ID = IDSS(1 − Vp)

− VGS
Rs
= 2[mA](1 + V8GS )2
VGS1 = −2.63[V ], VGS2 = −24.4[V ]
VGSQ = −2.63[V ], IDQ = 0.9[mA]
VD = −ID(5.6[kΩ]) + 24[V ] = 18.96[V ]
VDS = 16.33[V ]

Análisis AC.

Ai = ig = o
=0
id id
id (RL t ) gm Vgs RL t
Av = Vout
Vin
= − VgsidRs
= − = − gmRLt
Vgs+gm VgsRs1 1+gm Rs1

− 2∗ IDSS
Vgs 2
gm = vp (1
− V)p
= 0.1[mS]
Av = −0.35, ZinT = ∞, Zin = 10[M Ω], Zout = 3.58[kΩ]
El voltaje de salida para este caso es de 1[V], obtenido de la implementación
del circuito en Proteus.

Amplificador con JFET III.

Figure 18: Amplificador con JFET III.

16
 A continuación se presenta los cálculos utilizados para obtener ciertas car-
acterı́sticas de este tipo de amplificación.
Para la Figura se tiene:
Análisis en DC.
Se asume ID = 2[mA] y Vp = −8[V ].

VG = 0[V ]
VS = ID(2.2[kΩ])
ID = 2[mA](1 + V8GS )2
VGS = −ID(2.2[kΩ]) = −(2.2[kΩ]) ∗ 2[mA](1 + V8GS )2
VGS1 = −2.26[V ], VGS2 = −28 − 28[V ]
VGSQ = −2.26[V ], IDQ = 1.027[mA]
VD = 10 − ID(8.2[kΩ]) = 1.58[V ]
VDS = −J .68[V ]

Análisis en AC.

Ai = 0
2.26
gm = 2(2[mA])
8
(1 − 8
) = 0.36[mS]
Av = −gmRLt = −(0.36[mS])(8.2[kΩ]) = −2.94
ZinT = ∞, Zin = 1[M Ω], Zout = 8.2[kΩ]
El voltaje de salida para este caso es de 130[mV], obtenido de la
implementación del circuito en Proteus.

3.6 Realizar las simulaciones de los circuitos en Proteus; y, pre-

sentar los voltajes de polarización y las gráficas correspondientes en
papel milimetrado.
Amplificador con JFET I.
Nota: Debido a lo mencionado anteriormente con respecto al problema de
IDSS y Vp en este caso no será la expencia y se presentará tanto una captura
de pantalla los voltajes de polarización tanto en Proteus como QUCs, también
se incluye las formas de onda y circuito implementado para obtenerlas.

17
 Figure 19: Circuito implementado

Figure 20: Formas de onda (Entrada y Salida).

18
 Voltajes de polarización.

Figure 21: Voltajes de Polarizacón en Proteus.

Figure 22: Voltajes de Polarizacón en QUCs.

Amplificador con JFET II.

Nota: Debido a lo mencionado anteriormente con respecto al problema de
IDSS y Vp en este caso no será la expencia y se presentará tanto una captura
de pantalla los voltajes de polarización tanto en Proteus como QUCs, también
se incluye las formas de onda y circuito implementado para obtenerlas.

19
 Figure 23: Circuito implementado

Figure 24: Formas de onda (Entrada y Salida).

20
 Voltajes de polarización.

Figure 25: Voltajes de Polarizacón en Proteus.

Figure 26: Voltajes de Polarizacón en QUCs.

Amplificador con JFET III.

Nota: Debido a lo mencionado anteriormente con respecto al problema de
ID SS y Vp en este caso no será la expencia y se presentará tanto una captura
de pantalla los voltajes de polarización tanto en Proteus como QUCs, también
se incluye las formas de onda y circuito implementado para obtenerlas.

21
 Figure 27: Circuito implementado

Figure 28: Formas de onda (Entrada y Salida).

22
 Voltajes de polarización.

Figure 29: Voltajes de Polarizacón en Proteus.

Figure 30: Voltajes de Polarizacón en QUCs.

References
[1]”Dispositivos Electrónicos”, Tarquino Sánchez, Escuela Politécnica Na-
cional, 2006.
[2]2019. [En l´ınea]. Disponible en: http://conocimientosfet.blogspot.com/2010/02/diferencias
-entre-el-jfet-y-el-bjt.html. [Acceso: 14-dic.2019].
[3]2019. [En l´ınea]. Disponible: https://pdf1.alldatasheet.es/datasheet-
pdf/view/180926/FAIRCHILD/J304.html. [Acceso: 14 de mayo de 2019].
.

23