Académique Documents
Professionnel Documents
Culture Documents
OTRO
de Estado
C indicador de acarreo
Z Bandera cero
K: datos constantes
k: dirección constante
Atmel-0856L-AVR-Instrucción-Set-Manual_Other-11/2016
Tabla de contenido
2.10. Memoria de programa con postincremento utilizando el LPM Z + y + Z ELPM Instrucción ................. 19
2.11. Programa de direccionamiento directo, JMP y LLAMADA ........................................... ................................... 19
12. BLD - Bit de carga de la bandera T en SREG a un bit del registro ................................. 0.39
35. BST - Bit tienda de bit del registro de la bandera T en SREG ................................... ....... 62
61. FMULSU - Multiplicar fraccional firmado con sin signo ......................................... .... 96
61.1. Descripción................................................. .................................................. ............................... 96
61.2. Registro de Estado (SREG) y la fórmula booleana .......................................... ................................ 96
70. LD - Carga indirecta desde el espacio de datos para registrar el uso de Índice X ............................ 107
71. LD (LDD) - Carga indirecta desde el espacio de datos para registrar el uso Índice Y ................. 109
72. LD (LDD) - Carga indirecta del espacio de datos para registrar mediante el índice Z ................. 112
74. SUD - Carga directa desde el espacio de datos ......................................... ............................. 116
75. LDS (16 bits) - Carga directa desde el espacio de datos .................................... ..................... 117
83. MULSU - Multiplicar firmado con .......................................... sin signo .................... 127
83.1. Descripción................................................. .................................................. ............................. 127
98. SBCI - Restar inmediata con Carry OSE - Bit Set en O Registro de E / .................... 149
98.1. Descripción................................................. .................................................. ............................. 149
98.2. Registro de Estado (SREG) y la fórmula booleana .......................................... .............................. 149
104. SBRC - Saltar si bit del registro se borra ....................................... ..................... 157
104.1. Descripción................................................. .................................................. ............................ 157
104.2. Registro de Estado (SREG) y la fórmula booleana .......................................... .............................. 157
105. SBRS - Saltar si bit del registro es Set ....................................... ............................. 158
105.1. Descripción................................................. .................................................. ............................ 158
105.2. Registro de Estado (SREG) y la fórmula booleana .......................................... .............................. 158
110. SER - Establecer todos los bits en el registro ......................................... ..................................... 163
118. ST - Tienda indirectas de Registro de Datos Espacial usando Índice X ......................... 173
119. ST (ETS) - Tienda indirectas de Registro de Datos Espacial usando Índice Y .............. 175
120. ST (ETS) - Tienda indirectas de Registro de Datos Espaciales mediante el índice Z .............. 177
122. STS (16 bits) - Tienda directo al espacio de datos .................................... ...................... 180
1.2. RAMPD
Registro concatenado con el Z-registro que permita el direccionamiento directo de todo el espacio de datos de MCU con más de espacio de datos
de 64 KB.
1.3. EIND
Registro concatena con el Z-registro que permita a salto indirecta y llamada a todo el espacio del programa de MCU con más de 64 K
palabras espacio de programa (128 KB).
1.4. Apilar
1.5. banderas
Nota: No todos los modos de direccionamiento están presentes en todos los dispositivos. Consultar el sumario instrucción específica dispositivo.
Operandos están contenidos en el registro r (Rr) y d (Rd). El resultado se almacena en d registro (Rd).
2.3. I O Directo /
La Figura 2-3. E / S Direccionamiento directo
dirección de operando está contenido en seis bits de la palabra de instrucción. n es la dirección del registro de destino o de origen.
Nota: Algunos microcontroladores AVR complejos tienen unidades más periférica que puede ser soportada dentro de las 64 ubicaciones reservadas en el código de
operación para I / O direccionamiento directo. La memoria de E / S extendida de dirección 64 a 255 sólo se puede acceder por los datos de direccionamiento, no I / O
de direccionamiento.
Una dirección de datos de 16 bits está contenida en los 16 bits menos significativos de una instrucción de dos palabras. Rd / RR especifica el registro de destino o de origen.
Operando de la dirección es el resultado de la Y o contenidos Z-Registro añadido a la dirección contenida en seis bits de la palabra de instrucción. Rd /
RR especifica el registro de destino o de origen.
Operando de la dirección es el contenido de la X, Y o Z-registro. En los dispositivos AVR sin SRAM, datos direccionamiento indirecto se llama registro de
direccionamiento indirecto. Register direccionamiento indirecto es un subconjunto de datos de direccionamiento indirecto ya que la forma de espacio de
La X, - Y-, o el registro Z se reduce antes de la operación. Operando de la dirección es el contenido decrementa de los ejes X, Y
o Z-registro.
El X-, Y-, o el registro Z se incrementa después de la operación. Operando de la dirección es el contenido de la X-, Y-, o el registro Z antes
de incremento.
2.9. Memoria de programa constante Direccionamiento a través de la LPM, ELPM, e instrucciones de SPM
dirección de byte constante es especificada por el contenido de Z-Registro. Los 15 bits más significativos seleccionar dirección de palabra. Para LPM, los LSB
selecciona byte bajo si se aclaró (LSB = 0) o byte alto si conjunto (LSB = 1). Para SPM, el LSB debe ser limpiado. Si se utiliza ELPM, el Registro RAMPZ se
utiliza para extender el registro Z.
dirección de byte constante es especificada por el contenido de Z-Registro. Los 15 bits más significativos seleccionar dirección de palabra. El LSB selecciona
byte bajo si se aclaró (LSB = 0) o alta byte si conjunto (LSB = 1). Si se utiliza ELPM Z +, el Registro RAMPZ se utiliza para extender el registro Z.
La ejecución del programa continúa en la dirección contenida por el registro Z (es decir, el PC se carga con el contenido del registro
Z).
instrucciones. Máquina de nivel de código de compatibilidad está intacto para todas las versiones de CPU con muy pocas excepciones relacionadas con el núcleo
reducido (AVRrc), aunque no todas las instrucciones se incluyen en el conjunto de instrucciones para todos los dispositivos. La tabla siguiente contiene las versiones
principales de las CPU de 8 bits AVR. Además de las diferentes versiones, hay diferencias dependientes del tamaño del mapa de memoria del dispositivo.
Típicamente estas diferencias son manejados por compilador una C / CE ++, pero los usuarios que están portar código deben ser conscientes de que la ejecución
Avre megaAVR ® Multiplicar (xMULxx), Mover Palabra (MOVW), y una mayor carga de programas
Memoria (LPM) añadido al conjunto de instrucciones AVR. No hay diferencias temporales.
Avre tinyAVR ® Multiplicar no incluido, pero lo demás igual a Avre para megaAVR.
AVRxm XMEGA ® Significativamente diferente tiempo en comparación con AVR (e). La lectura y escritura Modificar (RSR) e
instrucciones de cifrado DES son exclusivos de esta versión.
AVRxt (AVR) AVR 2016 y en adelante. Esta variante se basa en Avre y AVRxm. Más cerca relacionada con Avre,
pero con la mejora de la sincronización.
AVRrc tinyAVR El reducido Core AVR CPU fue desarrollado para ultra-bajo pinout (6-pin) dispositivos de tamaño
limitado. El AVRrc tanto, sólo tiene un registro de 16 registros en archivos (R31-R16) y un conjunto de
instrucciones limitado.
# Relojes ##Clocks
Relojes AVRxm # Relojes
Mnemotécnico operandos Descripción op banderas AVR AVRrc
AVRxt
Palabra
inmediata de
la Palabra
Y Rd, Rr Y lógico rd ← • Rd Rr Z, N, V, S 1 1 1 1
O Rd, Rr OR lógico rd ← V Rd Rr Z, N, V, S 1 1 1 1
COM rd Uno de rd ← $ FF - Rd Z, C, N, V, S 1 1 1 1
Complemento
NEG rd Complemento a rd ← 00 $ - Rd Z, C, N, V, S, H 1 1 1 1
dos
CÍA rd Incremento rd ← Rd + 1 Z, N, V, S 1 1 1 1
DIC rd Decremento rd ← Rd - 1 Z, N, V, S 1 1 1 1
signo
Firmado
fraccional (SS)
Firmado
fraccional (SU)
firmado con sin
signo
DES K Cifrado de si (H = 0), entonces ← Cifrar (R15: R0, N/A 1/2 N/A N/A
# Relojes ##Clocks
Relojes AVRxm # Relojes
Mnemotécnico operandos Descripción op banderas AVR AVRrc
AVRxt
indirecta a (Z)
PC (21:16) ←
RCALL k Relativa subrutina ordenador personal← PC + k + 1 Ninguna 3/4 (1) 2/3 (1) 2/3 3 (1)
llamada
YO LO LLAMO Llamada indirecta a (Z) PC (15: 0) ← Z Ninguna 3/4 (1) 2/3 (1) 2/3 3 (1)
PC (21:16) ← 0
EICALL Llamar a indirecta PC (15: 0) ← Z EIND Ninguna 4 (1) 3 (1) 2/3 N/A
(Z)
PC (21:16) ←
LLAMADA k llamada a ordenador personal← k Ninguna 4/5 (1) 3/4 (1) 3/4 N/A
subprograma
JUBILADO Retorno de ordenador personal← APILAR Ninguna 4/5 (1) 4/5 (1) 4/5 6 (1)
subrutina
RETI Retorno de ordenador personal← APILAR yo 4/5 (1) 4/5 (1) 4/5 6 (1)
interrupción
CPSE Rd, Rr Comparar, saltar si si (Rd = Rr) ← PC + 2 o 3 Ninguna 1/2/3 1/2/3 1/2/3 1/2
Igualdad ordenador personal
CP Rd, Rr Comparar Rd - Rr Z, C, N, V, S, H 1 1 1 1
SBRC Rr, b Saltar si bit del Si (Rr (b) = 0) ← PC + 2 o 3 Ninguna 1/2/3 1/2/3 1/2/3 1/2
registro se borra ordenador personal
SBRS Rr, b Saltar si el bit de Si (Rr (b) = 1) ← PC + 2 o 3 Ninguna 1/2/3 1/2/3 1/2/3 1/2
Registro Conjunto ordenador personal
BRBS s, k Rama si el estado si (SREG (s) = ← PC + k + 1 Ninguna 1/2 1/2 1/2 1/2
de la bandera 1), entonces PC
Conjunto
estado de la bandera
Brne k Rama si no igual si (Z = 0), entonces ← PC + k + 1 Ninguna 1/2 1/2 1/2 1/2
ordenador personal
BRCC k Bifurcación si Carry Si (C = 0), entonces ← PC + k + 1 Ninguna 1/2 1/2 1/2 1/2
Borrado ordenador personal
mayor
BRPL k Bifurcación si Plus si (n = 0), entonces ← PC + k + 1 Ninguna 1/2 1/2 1/2 1/2
ordenador personal
Firmado
BRHS k Si la mitad de la rama si (H = 1), entonces ← PC + k + 1 Ninguna 1/2 1/2 1/2 1/2
Carry Flag Set ordenador personal
BRHC k Si la mitad de la rama si (H = 0), entonces ← PC + k + 1 Ninguna 1/2 1/2 1/2 1/2
pabellón lleven ordenador personal
Borrado
BRTC k Rama si T Bandera si (t = 0), entonces ← PC + k + 1 Ninguna 1/2 1/2 1/2 1/2
Borrado ordenador personal
desbordamiento se activará
desbordamiento se borra
QUESO BRIE k Rama de Si (i = 1), entonces ← PC + k + 1 Ninguna 1/2 1/2 1/2 1/2
interrupción si ordenador personal
Habilitado
# Relojes ##Clocks
Relojes AVRxm # Relojes
Mnemotécnico operandos Descripción op banderas AVR AVRrc
AVRxt
de datos
LDD Rd, Y + q Cargar indirecta con rd ← (Y + q) Ninguna 2 (1) 2 (1) 2 (1) N/A
Desplazamiento
LDD Rd, Z + q Cargar indirecta con rd ← (Z + q) Ninguna 2 (1) 2 (1) 2 (1) N/A
Desplazamiento
STS k, Rr Tienda directo al (K) ← rd Ninguna 2 (1) (2) 2 (1) (2) 2 (1) (2) 1
espacio de datos
ST X, Rr almacenar indirecta (X) ← rr Ninguna 1 (1) (2) 1 (1) (2) 1 (1) (2) 1
ST X +, Rr Almacenar indirecta (X) ← Rr X + Ninguna 1 (1) (2) 1 (1) (2) 1 (1) (2) 1
y Post-Incremento
X ← 1
ST - X, Rr Almacenar indirecta X ← X-1 Ninguna 2 (1) (2) 2 (1) (2) 1 (1) (2) 2
y Pre- decremento
(X) ← Rr
ST Y, Rr almacenar indirecta (Y) ← rr Ninguna 2 (1) (2) 1 (1) (2) 1 (1) (2) 1
ST Y +, Rr Almacenar indirecta (Y) ← Rr Y + Ninguna 2 (1) (2) 1 (1) (2) 1 (1) (2) 1
y Post-Incremento
Y ← 1
ST - Y, Rr Almacenar indirecta Y ← Y-1 Ninguna 2 (1) (2) 2 (1) (2) 1 (1) (2) 2
y Pre- decremento
(Y) ← Rr
Y +sexual
enfermedades de transmisión q, Rr Almacenar indirecta (Y + q) ← rr Ninguna 2 (1) (2) 2 (1) (2) 1 (1) (2) N/A
con Desplazamiento
ST Z, Rr almacenar indirecta (Z) ← rr Ninguna 2 (1) (2) 1 (1) (2) 1 (1) (2) 1
ST Z +, Rr Almacenar indirecta (Z) ← Rr Z + Ninguna 2 (1) (2) 1 (1) (2) 1 (1) (2) 1
y Post-Incremento
Z ← 1
ST - Z, Rr Almacenar indirecta Z ← Z-1 Ninguna 2 (1) (2) 2 (1) (2) 1 (1) (2) 2
y Pre- decremento
enfermedades de transmisión
Z +sexual
q, Rr Almacenar indirecta (Z + q) ← rr Ninguna 2 (1) (2) 2 (1) (2) 1 (1) (2) N/A
con Desplazamiento
programa
programa
programa y post
Z ← 1
Incremento
de carga extendida
de carga extendida
memoria de
programa
de programa y post
Z ← +2
incremento en un 2
Rd ← (Z)
Rd ← (Z)
Borrar (Z)
Rd ←
Toggle
Rd ← Rd ⊕ ( Z) (Z)
# Relojes ##Clocks
Relojes AVRxm # Relojes
Mnemotécnico operandos Descripción op banderas AVR AVRrc
AVRxt
Rd (0) ← Rd (7)
C ←
C ←
C ←
C ←
SEI Global yo ← 1 yo 1 1 1 1
habilitación de
interrupción
CLI Desactivar yo ← 0 yo 1 1 1 1
mundial de
interrupción
SEV Complemento de V ← 1 V 1 1 1 1
desbordamiento del
Grupo Dos
CLV Complemento de V ← 0 V 1 1 1 1
desbordamiento de
CONJUNTO Conjunto T T ← 1 T 1 1 1 1
en SREG
CLT Claro T en T ← 0 T 1 1 1 1
SREG
en SREG
de la interfaz)
Watchdog
Controller)
Nota:
1. Tiempo de ciclo para los accesos de memoria de datos asume acceso a la RAM interna, y no son válidos para los accesos a través del
controlador de NVM. Un mínimo de un ciclo adicional debe ser añadido al acceder a la memoria a través del controlador NVM (tales
como Flash y EEPROM), pero dependiendo de accesos simultáneos por otros maestros o el estado del controlador NVM, puede haber
más de un ciclo adicional.
2. Un ciclo adicional debe ser añadido al acceder inferiores (64 bytes de) espacio de E / S.
5.1. Descripción
Agrega dos registros y los contenidos de la bandera C y coloca el resultado en el destino registro Rd.
Operación: (i)
Rd ← Rd + Rr + C
16-bit Opcode:
yo T H S V norte Z C
- - ⇔ ⇔ ⇔ ⇔ ⇔ ⇔
Establecer si dos de desbordamiento del complemento fue resultado de la operación; lo contrario se borrará.
norte R7
Z R7 • R6 • R5 • R4 • R3 • R2 • R1 • R0
Establecer si hubo acarreo del MSB del resultado; lo contrario se borrará. R (Resultado) es igual a
Palabras 1 (2 bytes)
6.1. Descripción
Agrega dos registros sin la bandera C y coloca el resultado en el destino registro Rd.
Operación: (i)
(I) Rd ← Rd + Rr
16-bit Opcode:
yo T H S V norte Z C
- - ⇔ ⇔ ⇔ ⇔ ⇔ ⇔
Establecer si dos de desbordamiento del complemento fue resultado de la operación; lo contrario se borrará.
norte R7
Z R7 • R6 • R5 • R4 • R3 • R2 • R1 • R0
Establecer si hubo acarreo del MSB del resultado; lo contrario se borrará. R (Resultado) es igual a
añadir r1, r2; Añadir R2 a R1 (R1 = R1 + R2) r28 complemento, r28; Añadir
r28 a sí mismo (R28 = R28 + R28)
Palabras 1 (2 bytes)
ciclos 1
7.1. Descripción
Añade un valor inmediato (0 - 63) a un par de registros y coloca el resultado en el par de registros. Esta instrucción opera sobre los cuatro
pares de registro superior, y es muy adecuado para operaciones en los registros de puntero.
Esta instrucción no está disponible en todos los dispositivos. Consulte el dispositivo específico resumen conjunto de instrucciones.
Operación: (i)
Rd + 1: Rd ← Rd + 1: Rd + K
16-bit Opcode:
yo T H S V norte Z C
- - - ⇔ ⇔ ⇔ ⇔ ⇔
V Rdh7 • R15
Establecer si dos de desbordamiento del complemento fue resultado de la operación; lo contrario se borrará.
norte R15
C • R15 Rdh7
Establecer si hubo acarreo del MSB del resultado; lo contrario se borrará. R (Resultado) es igual a RDH: Rdl después
Palabras 1 (2 bytes)
8.1. Descripción
Realiza la operación lógica AND entre el contenido del registro Rd y registro Rr, y coloca el resultado en el destino regístrese Rd.
Operación: (i)
← Rd Rd Rr •
16-bit Opcode:
yo T H S V norte Z C
- - - ⇔ 0 ⇔ ⇔ -
V 0
Despejado.
norte R7
Z • R6 R7 R5 • • • R4 R3 R2 • • • R1 R0 establece si el resultado
de la operación. Ejemplo:
Palabras 1 (2 bytes)
ciclos 1
9.1. Descripción
Realiza la operación lógica AND entre el contenido del registro Rd y una constante, y coloca el resultado en el destino regístrese Rd.
Operación: (i)
← rd rd • K
yo T H S V norte Z C
- - - ⇔ 0 ⇔ ⇔ -
V 0
Despejado.
norte R7
Z • R6 R7 R5 • • • R4 R3 R2 • • • R1 R0 establece si el resultado
de la operación. Ejemplo:
Palabras 1 (2 bytes)
ciclos 1
10.1. Descripción
Desplaza todos los bits en Rd un lugar a la derecha. El bit 7 es constante en espera. Bit 0 se carga en la bandera C de la SREG. Esta operación divide
efectivamente un valor firmado por dos sin cambiar su signo. El indicador de acarreo se puede utilizar para redondear el resultado.
Operación: (i)
(yo) ASR Rd 0 ≤ d ≤ 31 PC ← PC + 1
16-bit Opcode:
yo T H S V norte Z C
- - - ⇔ ⇔ ⇔ ⇔ ⇔
norte R7
Z R7 • R6 • R5 • R4 • R3 • R2 • R1 • R0
C RD0
Establecer si, antes del cambio, el LSB de Rd se había puesto; lo contrario se borrará. R (Resultado) es
LDI R16, $ 10; Cargar decimal 16 en r16 ASR r16; r16 = r16 /
r17 LDI 2, $ FC; Cargar -4 en r17 r17 ASR; r17 = r17 / 2
Palabras 1 (2 bytes)
ciclos 1
11.1. Descripción
Borra una sola bandera en SREG.
Operación: (i)
SREG (s) ← 0
16-bit Opcode:
yo T H S V norte Z C
⇔ ⇔ ⇔ ⇔ ⇔ ⇔ ⇔ ⇔
Ejemplo:
Palabras 1 (2 bytes)
ciclos 1
12.1. Descripción
Copias la bandera T en el SREG (Registro de Estado) a bit b en el registro Rd.
Operación: (i)
Rd (b) ← T
16 bits Código de
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
; copia bits
bst r1,2; Tienda bit 2 de R1 en la bandera T r0,4 BLD; Cargar la
bandera de T en el bit 4 de r0
Palabras 1 (2 bytes)
ciclos 1
13.1. Descripción
rama relativa condicional. Prueba un solo bit en SREG y ramas relativamente a PC si se borra el bit. Este instrucción ramas relativamente a
PC en cualquier dirección (PC - 63 ≤ destino ≤ PC + 64). Parámetro k es el desplazamiento de la PC y está representado en forma de
complemento a dos.
Operación: (i)
condición es falsa
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
Palabras 1 (2 bytes)
condición es verdadera
14.1. Descripción
rama relativa condicional. Análisis un solo bit en SREG y ramas relativamente a PC si se establece el bit. Este instrucción ramas relativamente
a PC en cualquier dirección (PC - 63 ≤ destino ≤ PC + 64). Parámetro k es el desplazamiento de la PC y está representado en forma de
complemento a dos.
Operación: (i)
condición es falsa
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
Palabras 1 (2 bytes)
condición es verdadera
15.1. Descripción
rama relativa condicional. Análisis del Carry Flag (C) y las ramas relativamente a PC si C se borra. Este instrucción ramas relativamente a PC
en cualquier dirección (PC - 63 ≤ destino ≤ PC + 64). Parámetro k es el desplazamiento de la PC y está representado en forma de
complemento a dos. (Equivalente a la instrucción BRBC 0, k.)
Operación: (i)
(yo) BRCC k - 64 ≤ k ≤ 63 PC ← PC + k + 1 PC ← PC + 1, si la
condición es falsa
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
añadir r22, r23; Añadir r23 a r22 BRCC nocarry; Poder llevar
aclaró si
. . .
nocarry: nop; destino de la bifurcación (no hacer nada)
Palabras 1 (2 bytes)
condición es verdadera
16.1. Descripción
rama relativa condicional. Análisis del Carry Flag (C) y las ramas relativamente a PC si C está establecido. Este instrucción ramas relativamente a
PC en cualquier dirección (PC - 63 ≤ destino ≤ PC + 64). Parámetro k es el desplazamiento de la PC y está representado en forma de
complemento a dos. (Equivalente a la instrucción BRBS 0, k.)
Operación: (i)
(yo) BRCS k - 64 ≤ k ≤ 63 PC ← PC + k + 1 PC ← PC + 1, si la
condición es falsa
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
Palabras 1 (2 bytes)
condición es verdadera
17.1. Descripción
La instrucción PAUSA es utilizado por el sistema de depuración en el chip, y normalmente no se utiliza en el software de aplicación. Cuando se
ejecuta la instrucción PAUSA, el AVR CPU se encuentra en el modo de parada. Esto le da al en el chip de acceso a los recursos internos
depurador.
Si se establecen los bits de bloqueo, o sea los JTAGEN o OCDEN Los fusibles son no programado, la CPU va a tratar la instrucción
BREAK NOP y no entrará en el modo de parada.
Esta instrucción no está disponible en todos los dispositivos. Consulte el dispositivo específico resumen conjunto de instrucciones.
Operación: (i)
16-bit Opcode:
yo T H S V norte Z C
- - - - - - - -
Palabras 1 (2 bytes)
ciclos 1
18.1. Descripción
rama relativa condicional. Análisis el flag de cero (Z) y las ramas relativamente al PC si Z es set. Si la instrucción es ejecutada
inmediatamente después de cualquiera de los CP instrucciones, IPC, SUB, o SUBI, la rama se producirá si y sólo si el número binario
firmada o no representados en Rd es igual al número binario firmada o no representados en Rr. Este instrucción ramas relativamente a PC
en cualquier dirección (PC - 63 ≤ destino ≤ PC + 64). Parámetro k es el desplazamiento de la PC y está representado en forma de
complemento a dos. (Equivalente a la instrucción BRBS 1, k.)
Operación: (i)
(yo) BREQ k - 64 ≤ k ≤ 63 PC ← PC + k + 1 PC ← PC + 1, si la
condición es falsa
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
Palabras 1 (2 bytes)
condición es verdadera
19.1. Descripción
rama relativa condicional. Pruebas de la bandera Firmado (S) y ramas relativamente al PC si S se haga efectivo. Si la instrucción es ejecutada
inmediatamente después de cualquiera de los CP instrucciones, IPC, SUB, o SUBI, la rama ocurrirá si y sólo si el número binario con signo
representado en Rd es mayor o igual que el número binario con signo representado en Rr. Este instrucción ramas relativamente a PC en
cualquier dirección (PC - 63 ≤ destino ≤ PC + 64). Parámetro k es el desplazamiento de la PC y está representado en forma de complemento a
dos. (Equivalente a la instrucción BRBC 4, k.)
Operación: (i)
(yo) BRGE k - 64 ≤ k ≤ 63 PC ← PC + k + 1 PC ← PC + 1, si la
condición es falsa
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
r11 cp, r12; Comparar registros R11 y R12 brge greateq; Bifurcación si
R11 R12 ≥ (firmado)
. . .
greateq: nop; destino de la bifurcación (no hacer nada)
Palabras 1 (2 bytes)
condición es verdadera
20.1. Descripción
rama relativa condicional. Análisis la Media Carry Flag (H) y las ramas relativamente al PC si H se borra. Este instrucción ramas relativamente a
PC en cualquier dirección (PC - 63 ≤ destino ≤ PC + 64). Parámetro k es el desplazamiento de la PC y está representado en forma de
complemento a dos. (Equivalente a la instrucción BRBC 5, k.)
Operación: (i)
(yo) BRHC k - 64 ≤ k ≤ 63 PC ← PC + k + 1 PC ← PC + 1, si la
condición es falsa
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
Palabras 1 (2 bytes)
condición es verdadera
21.1. Descripción
rama relativa condicional. Análisis la Media Carry Flag (H) y las ramas relativamente al PC si H es set. Este instrucción ramas relativamente a
PC en cualquier dirección (PC - 63 ≤ destino ≤ PC + 64). Parámetro k es el desplazamiento de la PC y está representado en forma de
complemento a dos. (Equivalente a la instrucción BRBS 5, k.)
Operación: (i)
(yo) BRHS k - 64 ≤ k ≤ 63 PC ← PC + k + 1 PC ← PC + 1, si la
condición es falsa
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
Palabras 1 (2 bytes)
condición es verdadera
22.1. Descripción
rama relativa condicional. Prueba la bandera de interrupción global (I) y ramas relativamente al PC si se borra. Este instrucción ramas
relativamente a PC en cualquier dirección (PC - 63 ≤ destino ≤ PC + 64). Parámetro k es el desplazamiento de la PC y está representado en
forma de complemento a dos. (Equivalente a la instrucción BRBC 7, k).
Operación: (i)
(yo) BRID k - 64 ≤ k ≤ 63 PC ← PC + k + 1 PC ← PC + 1, si la
condición es falsa
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
Palabras 1 (2 bytes)
condición es verdadera
23.1. Descripción
rama relativa condicional. Pruebas de la bandera de interrupción global (I) y ramas relativamente al PC si se establece. Este instrucción ramas
relativamente a PC en cualquier dirección (PC - 63 ≤ destino ≤ PC + 64). Parámetro k es el desplazamiento de la PC y está representado en forma de
complemento a dos. (Equivalente a la instrucción BRBS 7, k).
Operación: (i)
(yo) BRIE k - 64 ≤ k ≤ 63 PC ← PC + k + 1 PC ← PC + 1, si la
condición es falsa
yo T H S V norte Z C
- - - - - - - -
Ejemplo:
Palabras 1 (2 bytes)
condición es verdadera