EJERCICIOS DE SISTEMAS SECUENCIALES

1- Diseñe un contador asíncrono de décadas utilizando biestables J-K activados por flanco
descendente. Añádale un sistema de validación de la salida.

2- Diseñe un contador síncrono de décadas, utilizando biestables J-K activados por flanco
ascendente.

3- Diseñe un contador reversible asíncrono de módulo 8 utilizando biestables J-K activados por
flanco descendente.

4- Diseñe un contador reversible síncrono de módulo 5 utilizando biestables J-K activados por
flanco descendente.

5- Diseñe un contador asíncrono de módulo 132.

6- Diseñe un sistema para controlar una cadena de 10 luces que actúe de la siguiente forma:
-Inicialmente las luces están apagadas.
-El primer pulso de reloj enciende la 1 y la 10.
-El segundo pulso de reloj enciende la 2 y la 9.
-El tercer pulso de reloj enciende la 3 y la 8.
-Así sucesivamente hasta que estén todas encendidas.
-Entonces otro pulso de reloj las apaga todas.
-Funciona indefinidamente.

7- Utilizando biestables J-K diseñe un contador síncrono reversible, es decir, con una entrada de
selección de cuenta ascendente/descendente de módulo 8. Explique cómo conectar dos de estos
contadores para obtener otro similar (síncrono reversible) de módulo 64.

8- Construya un contador en anillo de módulo 4. Provéalo de la circuitería mínima necesaria para

que vuelva a su ciclo normal de funcionamiento en el caso de que, accidentalmente, entre en un
estado no deseado.

9- Utilice un contador síncrono con una señal de reloj de periodo igual a 5 s. y utilice las salidas
de los biestables como entradas de una red combinacional, para controlar las luces de un
semáforo que han de encenderse de la siguiente forma:
La luz verde estará encendida durante 25 s.
La luz ámbar estará encendida durante 5 s.
La luz roja estará encendida durante 25 s.
Las luces roja y ámbar estarán encendidas simultáneamente durante otros 5 s.

10- Diseñe un circuito generador del bit de paridad en serie, para caracteres de 4 bits. Al percibir
el cuarto bit, la salida será 1 si y sólo si el número de “1” del carácter es par (considerando el
cero como par). Construya el diagrama de estados.

11- Diseñe un circuito secuencial síncrono cuya salida, z(t), sea función de su actual entrada y
de las tres anteriores entradas, x(t-1), x(t-2) y x(t-3), siendo su expresión:
z(t) = x(t) · x(t-1) · x(t-2) · x(t-3) + x’(t) · x’(t-1) · x’(t-2) · x’(t-3)

12- Construya un contador en anillo invertido de módulo 10 utilizando biestables J-K. Provea al
sistema de la circuitería necesaria para que vuelva a su ciclo normal de funcionamiento, en caso
de que accidentalmente se sitúe en un estado no deseado. Utilice el mínimo número de puertas
NAND necesario.
13- Diseñe un sistema secuencial síncrono con dos entradas síncronas (x e y) y una salida (z),
de forma que la salida toma el valor “1” si y sólo si, el número binario formado por los tres últimos
valores de la entrada x, es menor o igual que el número binario formado por los tres últimos
valores de la entrada, y, es decir, x(t) x(t-1) x(t-2) ≤ y(t) y(t-1) y(t-2), [x(t), y(t) son los MSB].

14- Diseñe un circuito Moore con dos entradas síncronas X 1X0 y una salida Z. La salida
conmutará a 0 si X1X0 = 00. El cambio a Z = 1 se producirá si las entradas X 1X0 siguen la
secuencia 00, 01, 11 durante tres ciclos de reloj consecutivos. Utilice con flip-flops tipo D.

15.- Diseñe un circuito de Mealy que haga un muestreo de dos entradas síncronas X 1X0 y active
una salida cuando detecte un cambio en ambas durante el mismo ciclo de reloj.

16- Diseñe un circuito secuencial con una entrada síncrona, cuya salida sólo cambie cuando
detecte la secuencia completa 1011 (sin solapamientos).

17- Obtenga la tabla de estados para un circuito síncrono con dos entradas y una salida. La
salida se hace 1 si las dos entradas son iguales y en el pulso anterior fueron iguales entre sí,
pero distintas a las actuales.

18- Un circuito síncrono con una entrada, x, y una salida, z, cuenta con un mecanismo externo
de reset. Partiendo de un estado inicial se comporta de la siguiente manera:

-En el primer pulso de reloj, la salida será z = 0.

-En el segundo pulso de reloj, la salida será z(t) = x(t) · x(t-1).
-En el tercer pulso de reloj, la salida será z(t) = x(t) + x(t-1).
-Y en el cuarto pulso de reloj, la salida será z(t) = x(t) ♀ x(t-1).

Esta secuencia en la determinación de la salida, se repite periódicamente cada cuatro pulsos de

reloj. El circuito sólo volverá al estado inicial si se hace un reset externo. Determine un diagrama
de flujo y diseñe un circuito que realice esta función.

19- Diseñe un circuito generador de secuencias que disponga de una línea de control, C, de
forma que:
Si C = 0, la secuencia generada sea 0-2-4-6.
Si C = 1, la secuencia generada sea 6-4-2-0.
Para cualquier otro estado no permitido, el circuito debe volver siempre al estado inicial.

20.- Diseñe un circuito secuencial que sirva para realizar el complemento a dos de un número
binario de n bits. Partiendo de un estado que se alcanza con el RESET (todas las Qi =0) el circuito
recibe por su única entrada (X) el número en cuestión, bit a bit de forma síncrona con el reloj y
comenzando por el menos significativo. El circuito debe ir presentado por la única salida (Z) los
bits del complemento a dos de dicho número, uno por cada ciclo de reloj. Realice las versiones
Moore y Mealy de los diagramas de flujo simplificados y diseñe con flip-flops tipo D.

21.- Diseñe un circuito secuencial que funcione como un sumador serie de n bits. Partiendo del
estado de RESET el circuito recibe en serie (síncronamente con el reloj) los bits de los dos
operandos por sus dos entradas A y B, comenzando por el menos significativo. El circuito debe
suministrar tanto el bit de suma del mismo orden como el acarreo generado por sus dos salidas
S y C. Se supone que la suma continúa indefinidamente hasta que se recibe un nuevo RESET
por las entradas asíncronas, momento en el que se introducen los nuevos operandos.
Realice el diseño en las versiones Moore y Mealy.
Numere los estados posibles de forma que las ecuaciones de salida sean mínimas.
Aporte diagramas de flujo y tabla de estados, todos ellos sin estados redundantes, ecuaciones
de excitación y salida y dibuje el circuito resultante.
22- Diseñe un autómata síncrono de forma que su salida siga la secuencia 8 9 10 4 0 2 1.
Constrúyalo con cuatro biestables D. Dibuje el diagrama de estados, indicando la evolución de
los estados que no pertenecen a la secuencia.

23- Diseñe un circuito síncrono que detecte la presencia de la secuencia 00-01-10-11 en las dos
líneas de entrada, X1, Y1. La salida, z, del circuito será “0” hasta que se detecte la secuencia,
momento en que tomará el valor 1 durante un pulso de reloj.

24- Diseñe un autómata síncrono de forma que disponga de una entrada, x y una salida, z, de
manera que ésta sea “0” al menos que la entrada haya sido “1” durante 3 pulsos de reloj
consecutivos, o bien haya sido “0” durante 4 pulsos de reloj consecutivos. La salida deberá tomar
el valor “1” durante el tercer “1” consecutivo o durante el cuarto “0” consecutivo.

25- Obtenga la tabla de estados para un circuito síncrono con dos entradas y una salida. La
salida se hace “1” si las dos entradas son iguales, y lo han sido, en el pulso de reloj precedente.
Realícelo según el criterio de Mealy y según el criterio de Moore.

26- Diseñe un sistema secuencial que funcione como RAS (registro de aproximaciones
sucesivas) de un convertidor analógico digital de 8 bits. Ha de tener una entrada proveniente de
la salida del comparador (AO) y con 8 líneas de salida, que se determinan de mayor a menor
peso, a cada pulso de reloj, dependiendo del valor de la entrada. Inicialmente se carga con el
valor 1000 0000.

27 - Diseñe un sistema secuencial con dos entradas, r y x, y una salida, z, de forma que, con el
flanco descendente de la señal de reloj, la salida tome el valor de la entrada, x, dos pulsos de
reloj antes (es decir, con retardo 2), si r = 0, y que la salida tome el valor de la entrada, x, tres
pulsos de reloj antes (retardo 3), si r = 1. Construya el diagrama de estados. Construya un circuito
que lo realice, utilizando biestables tipo D y el número mínimo de puertas NAND de dos entradas.

28- Construya el diagrama de estado simplificado para los dos sistemas secuenciales siguientes:

a) Si definimos la “suma módulo 4” de dos enteros Y y X, como el resto de la división

entera (Y + X)/4, se desea diseñar un circuito secuencial de dos líneas de entrada en
serie (para Y2Y1Y0 y X2X1X0) y una línea de salida serie (para el resultado de la suma
módulo 4), que efectúe la suma módulo 4 de dos palabras de tres bits. Durante el primer
pulso de reloj, se presentan las entradas de menos peso Y0 y X0; durante el segundo
pulso, las entradas Y1 y X1 y durante el tercer pulso Y2 y X2. Durante el primer pulso, la
salida tomará el valor “0” y durante los pulsos segundo y tercero la salida entregará,
respectivamente, el bit de menos peso y el bit de más peso del resultado de la “suma
módulo 4” de los dos números.

b) Se quiere diseñar un sistema secuencial con una entrada y una salida. Por la entrada
se recibe un número de dos bits en serie (A 1A0), el LSB durante el primer pulso de reloj
y el MSB durante el segundo pulso de reloj. Por la salida debe aparecer, en binario, el
resultado de multiplicar dicho número por tres; durante el primer pulso aparecerá el LSB,
durante el segundo pulso, el siguiente y así hasta el cuarto pulso, para volver a comenzar
otra operación. Durante los pulsos tercero y cuarto, no importa el valor que se presente
en la entrada.

29- Realice el diagrama de estados tipo Mealy correspondiente al juego del barquero que debe
cruzar de la orilla A a la orilla B de un río a un cordero, un zorro y un saco de pienso. En su
barca, sólo puede transportar cada vez a un elemento y no puede dejar en una orilla al zorro con
el cordero, ni al cordero con el pienso, por razones evidentes de supervivencia. Codifique las
entradas con las variables e1e0, las salidas con z1z0, estados con Qi. Por ejemplo:

e1e0 = 00: el barquero cruza de la orilla A a la orilla B con el cordero.

z1z0 = 00: sigue jugando.
Estado inicial Qi = Q0: barquero, cordero, zorro y saco en la orilla A.
Considere tres posibles salidas, “sigue jugando”, “pierde partida”, “gana partida”.
Para iniciar una nueva partida se introducirá una señal de reset que no figura en el diagrama de
estados que se pide.
 Pasos para el diseño de un sistema secuencial:

1. Descripción del problema.

2. Confección del diagrama de estados.
3. Construcción de la tabla de estados.
4. Reducción de estados equivalentes.
5. Obtención de la tabla de estados reducida.
6. Codificación de estados, entradas y salidas.
7. Elección del número y tipo de biestables.
8. Obtención de las ecuaciones de salida y de entrada a los biestables.
9. Construcción del circuito.

Reglas para la asignación o codificación de estados:

Regla 1. Si en la matriz de transición hay estados que conducen a los mismos estados siguientes
para todas las combinaciones de entrada, estos estados deben tener asignaciones adyacentes
y, si es posible, también las deben tener los estados siguientes.

Regla 2. Cuando la primera regla ya no puede aplicarse:

Si hay estados que conducen a estados siguientes iguales, pero para diferentes combinaciones
de entrada, dichos estados deben ser adyacentes siempre que puedan serlo los estados
siguientes.

Regla 3. Para aquellos estados que conducen a estados siguientes iguales, pero sólo para
algunas entradas, deben ser adyacentes aquellos que coincidan en mayor número de estados.
Regla 4. Si en los estados siguientes no hay ningún tipo de coincidencia, para un estado
presente, los siguientes deben ser adyacentes
.
Regla 5. Las asignaciones deben realizarse de forma que simplifiquemos los mapas de salida. Es decir, que
los estados que den la misma salida para idénticas entradas, sean adyacentes