Vous êtes sur la page 1sur 9

Multiplexeur, Bascule D, Compteur

Réalisé par : Encadré par :


Ayoub BOUSEHIB Dr. Ismail LEGRAT
Tahar EL BAHRI
Madiha ALAOUI
I. Introduction générale

VHDL est un langage de description matérielle. À la différence des langages


informatiques classiques, VHDL ne vise pas une exécution, son but est de
permettre la description de tout système électronique, d’en valider le
fonctionnement avant de passer à la mise en œuvre matérielle.
La conception d’un système passe par sa description. Cette description est
toujours réalisée en deux étapes au minimum. La première étape consiste à
décrire le système comme une boite noire, alors que la seconde s’intéresse à la
description interne de la boite noire. Si la description de la vue externe (boite
noire) ne pose généralement pas de problème, la vue interne (l’architecture) peut
quant à elle être réalisée selon plusieurs modèles de description.
Rappelons brièvement les trois types de description utilisables en VHDL :
 Description comportementale : il s’agit d’une description indiquant le
comportement d’un système. Généralement réalisée sous la forme de
processus, elle s’apparente à du code procédural classique.
 Description structurelle : il s’agit d’une description schématique d’un
système. S’appuyant sur des composants disponibles dans une bibliothèque
et sur des signaux. Cette description est l’exacte représentation du schéma
électrique du système.
 Description flot de données : il s’agit d’une description indiquant comment
un flot de données traverse un système. Le flot des sorties est exprimé en
fonction du flot des entrées.
II. Objectif du TP

Ecrire un programme VHDL d’un multiplexeur 4 vers 1 en utilisant les deux


instructions conditionnelle et sélective, ainsi décrire en VHDL une bascule D,
puis une unité arithmétique et logique (UAL) puis un Compteur synchrone et
asynchrone.

Les TP à réaliser :
 TP1 : Un Multiplexeur 4*1
 TP2: Une Bascule D
 TP3: Un Compteur
TP1 : Un Multiplexeur 4*1

L’objectif de cette partie est de concevoir un multiplexeur à partir de la


description fonctionnelle par le langage de description matérielle VHDL avec
l’algorithme ci-après.
Nous avons défini pour cela les paramètres suivants :
 L’entrée : variable « e » comme un vecteur de 4 valeurs de type booléen.
 L’adresse : variable « c » comme un vecteur de 2 valeurs de type
booléen.
 La sortie : variable « s » contient une seule valeur de type booléen.

Nous pouvons aussi avoir le schéma logique


c.à.d en portes logiques. En passant en mode
« Implémentation » puis en choisissant
« Synthesize – XST »  « View RTL Schematic »:
On obtient le résultat suivant :

Si on clique sur le boitier, on obtient :

D’après ce schéma, le montage suivant est un multiplexeur de quatre bits


d’entrées avec deux adresses et une sortie.
Pour les algorithmes qui utilisent l’affectation sélective avec les autres cas forcés
à 0 ou 1, on ajoute l’instruction « 0 (ou 1) when others ; ».
Mais dans notre cas, on obtient le même résultat, car on a défini tous les cas
possibles de « c ».
TP2 : Bascule D
Code VHDL

L’exécution de la simulation
Si on clique sur le boitier, on obtient :
TP 3: Compteur

On a l’algorithme suivant :

Si on clique sur le boitier, on obtient :


III. Conclusion

D’après la réalisation de ce TP, nous avons pu aboutir et apporter une réponse à


notre problématique qui consiste à décrire et simuler la réponse d’une
composante électronique en utilisant Modelsim et le langage VHDL, ce TP nous
a aidé à approfondir et élaborer nos connaissances en VHDL ainsi, se familiariser
correctement avec Modelsim, nous avons acquis et développé des qualités,
aptitudes et intérêts. Ce qui va être bénéfique notre dans cursus d'étude.