Vous êtes sur la page 1sur 11

Ministère de l’Enseignement Supérieur de la Recherche Scientifique et de la Technologie

Institut Supérieur des Etudes Technologiques de Kasserine

Département Génie Electrique

TP N°1

Utilisation des portes logiques

Préparés par :

RKHISSI YOSRA
MHAMDI TAOUFIK
 Atelier Systèmes Logiques          Département  Génie Electrique                                    Kasserine              

TP-I : UTILISATION DES PORTES LOGIQUES


 

 
Objectifs 
Ce TP à pour objectifs :

- Identifier et énumérer les pins d’entrées et sorties des circuits logiques suivants
74LS02, 74LS00 et 7416P.
- Câbler et remplir les tables de vérité et déduire les fonctions des circuits logiques
suivants : 74LS02, 74LS00 et 7416P.

I. Partie théorique
Le tableau I ci-dessous récapitule les diagrammes de connexions des circuits 74LS02, 74LS00
et 7416P.
Nom du circuit Diagramme de connexion

74LS02

74LS00

RKHISSI & MHAMDI                                           Page 1 
 
 Atelier Systèmes Logiques          Département  Génie Electrique                                    Kasserine              

7416P

     
Tableau I : Diagramme de connexion des circuits intégrés

II. Equipement nécessaire


Tout le long de ce TP, on va travailler avec le module DLLT-EM02 « Assembled Logic
Circuits (1) Experiment Module » pour la validation de certaines portes logiques.

III. Manipulation
1. Portes logiques NOR
1. Connecter les entrées A, B aux interrupteurs SW0, SW1 et la sortie F1 à l’indicateur
logique (Led) L1. Mettre SW0 à "0". Observer les états de F1 quand SW1="0" et SW1="1 ".
Déterminer la fonction logique réalisée par U1a de la Figure 1-1

RKHISSI & MHAMDI                                           Page 2 
 
 Atelier Systèmes Logiques          Département  Génie Electrique                                    Kasserine              

Figure 1-1 : Porte NOR du circuit a de la maquette DLLT-EM02

2. Relier les deux points A et B par un fil de contact comme illustré sur la figure 1-2 pour
pouvoir réaliser le circuit de la figure 1.3. Connecter A à SW0 et F1 à L1. Quel est l’état de
F1 quand SW0=0 et SW0=1?
Quelle est la fonction logique réalisée par ce circuit ?

Figure 1-2 : DLLT-EM02 : « Circuits logiques assemblés (1) Module d'expérience »

Fig. 1-3 Porte logique NOR utilisée

3. Insérer un fil de contact pour relier A~ B; F1~A1; A1~ B1 comme illustré sur la Figure.1-
4. Connecter l’entrée A à SW0 et la sortie F3 à L1.
Observer les états de F3 quand SW0=0 et SW0=1? Quelle est la fonction logique réalisée par
ce circuit ?

Figure. 1-4 Porte logique NOR utilisée

4. Relier F1 ~A1 et A1~B1. Connecter les entrées A à SW0, B à SW1; et la sortie F3 à L1


comme illustré sur la Figure.1-5.

RKHISSI & MHAMDI                                           Page 3 
 
 Atelier Systèmes Logiques          Département  Génie Electrique                                    Kasserine              

Figure. 1-5 Porte logique NOR utilisée

Reproduire les séquences de la table de vérité et noter les états de la sortie sur la Table 1-1.

SW1(B) SW0(A) F
0 0
0 1
1 0
1 1

Table 1-1
5. Etablir le schéma de la Figure. 1-6.
Reproduire les séquences de la table de vérité et noter les états de la sortie sur la Table 1-2.
Quelle est la fonction logique réalisée par ce circuit ?

Figure 1-6 : DLLT-EM02 : Circuits logiques assemblés (1) Module d'expérience

SW1(D) SW0(A) F3
0 0
0 1
1 0
1 1
Table 1-2
2. Portes logiques NAND
1. Etablir le schéma de la Figure. 2-1 pour pouvoir réaliser le circuit de la Fig. 2-3. Observer l’état de
la sortie.
Quand SW1="0", F2= __________
Quand SW1="1 ", F2= __________
Quelle est la fonction logique réalisée par ce circuit ?

RKHISSI & MHAMDI                                           Page 4 
 
 Atelier Systèmes Logiques          Département  Génie Electrique                                    Kasserine              

Figure. 2-1: DLLT-EM02 ; Circuits logiques assemblés (1) Module d'expérience

Figure. 2-2: Porte logique NAND utilisée


2. Etablir le schéma de la Figure. 2-3. Observer les états de la sortie.
Quand SW1="0", F2= _______
Quand SW1="1", F2= _______
Quelle est la fonction logique réalisée par ce circuit ?

Figure. 2-3: Porte logique NAND utilisée

3. Etablir le schéma de la Figure. 2-4 pour pouvoir réaliser le circuit de la Fig. 2-5
Reproduire les séquences de la table de vérité et noter les états de la sortie sur la Table 2-1.
Quelle est la fonction logique réalisée par ce circuit ?

Fig. 2-4 : DLLT-EM02 : Circuits logiques assemblés (1) Module d'expérience

RKHISSI & MHAMDI                                           Page 5 
 
 Atelier Systèmes Logiques          Département  Génie Electrique                                    Kasserine              

Fig. 2-5 : Portes logiques NAND utilisées en cascade

SW2(A1) SW1(A) F4
0 0
0 1
1 0
1 1

Table 2-1
4. Etablir le schéma de la Figure. 2-6 pour pouvoir réaliser le circuit de la Fig. 2-7.
Reproduire les séquences de la table de vérité et noter les états de la sortie sur la Table 2-2.
Quelle est la fonction logique réalisée par ce circuit ?

Fig. 2-6 : DLLT-EM02:


Circuits logiques assemblés (1) Module d'expérience

Fig. 2-7 : Porte logique NAND utilisée

SW2(D) SW1(A) F4
0 0
0 1
1 0
1 1

Table 2-2
3. Portes logiques XOR

RKHISSI & MHAMDI                                           Page 6 
 
 Atelier Systèmes Logiques          Département  Génie Electrique                                    Kasserine              

 Réalisation de la fonction logique XOR avec des portes NAND (Module DLLT-EM02
circuit b)
1. Etablir le schéma de la figure 3-1 (a) pour pouvoir aboutir au circuit de la Fig. 3-1 (b).

Fig. 3-1 (a) : DLLT-EM02 : Circuits logiques assemblés (1) Module d'expérience

Fig. 3-1 (b) : Portes logiques NAND


2. Reproduire les séquences de la table de vérité concernant les entrées A et D et noter les
états de la sortie sur la Table 3-1.
SW2(D) SW1(A) F4
0 0
0 1
1 0
1 1

Table 3-1
3. Déterminer l’expression booléenne de F1, F2, F3, F4.

ENTREES SORTIE
SW2(D) SW1(A) F1 F2 F3 F4
0 0
0 1
1 0
1 1

Table 3-2
 Réalisation de la fonction logique XOR avec les portes logiques de base (DLLT-EM02
circuit c)

RKHISSI & MHAMDI                                           Page 7 
 
 Atelier Systèmes Logiques          Département  Génie Electrique                                    Kasserine              

1. Insérer des fils de contact selon la Fig. 3-2 (a) pour pouvoir réaliser le circuit de la Fig. 3-
2(b).

Fig. 3-2 (a) : DLLT-EM02: Circuits logiques assemblés (1) Module d'expérience

2. Reproduire les séquences de la table de vérité concernant les entrées A et B et noter les
états de la sortie sur la Table 3-2.
ENTREES SORTIES
SW2(B) SW1(A) F1 F2 F3 F4
0 0
0 1
1 0
1 1

Table 3-2

Fig. 3-2 (b) : Portes logiques ET, NON et OU


1. Reproduire les séquences de la table de vérité concernant les entrées A et B et noter
les états de la sortie sur la Table 3-3.

ENTREES SORTIES
SW2(B) SW1(A) F1 F2 F3
0 0
0 1
1 0
1 1

Table 3-3

RKHISSI & MHAMDI                                           Page 8 
 
 Atelier Systèmes Logiques          Département  Génie Electrique                                    Kasserine              

4. Porte logique AND-OR-INVERTER (A-O-I)


1. Utiliser U3a, U3b, U3c et U4c du bloc c de la maquette DLLT-EM02, comme illustré sur la Fig. 4-
1 (a), pour réaliser la porte A-O-I de la Fig. 4-1 (b).
Fig. 4-1 (c) est le circuit A-O-I équivalent qui utilise U3a, U3b, U3c utilisé en tant que porte OU.

Figure. 4-1 (a).

Figure. 4-1 (b) ; Circuit actuel

Figure. 4-1 (c) - Le circuit A-O-I équivalent

3. Mettre B&B1 à "0", reproduire les séquences de la table de vérité pour les entrées A, A1
comme indiqué dans la Table 4-1 et noter l’évolution des sorties.
B&B1 = 0
A1 A F3 F4
0 0
0 1
1 0
1 1
Table 4-1
Comment évolue la sortie F3 ?

RKHISSI & MHAMDI                                           Page 9 
 
 Atelier Systèmes Logiques          Département  Génie Electrique                                    Kasserine              

4. Quand B&B1 ≠ 0, Comment évolue la sortie F3 ?


5. Quand A=A1=0, reproduire les séquences de la table de vérité pour les entrées B, B1
comme indiqué dans la Table 4-2 et noter l’évolution des sorties.
A1& A = 0
B1 B F3 F4
0 0
0 1
1 0
1 1
Table 4-2
Comment évolue la sortie F3 ?
6. Quand AxA1≠ 0, Comment évolue la sortie F3 ?
7. A quoi est égale la fonction réalisée par F3 ?

RKHISSI & MHAMDI                                           Page 10