Vous êtes sur la page 1sur 89

Architecture des Ordinateurs

Chapitre 1: Introduction
1 ère année préparatoire
Année universitaire 2019/2020

1
Introduction

ELECTRONIQUE INFORMATIQUE

• Analogique • Algorithme
• Numérique • Langage de programmation

MATHEMATIQUE

• Analyse
• Algèbre

Année universitaire 2019/2020


2
Introduction
ELECTRONIQUE
Analogique

Les composants et systèmes analogiques


souffrent des contraintes:
• Sensibilité à la température.
• Cout.
• Encombrement.
• Sensibilité aux perturbations.
• Certains traitements impossibles à
réaliser.

Année universitaire 2019/2020


3
Introduction
ELECTRONIQUE
Numérique

Les processeurs numériques offrent de


nombreux avantages:
• Dépannage et maintenance.
• Amélioration et mise à jour.
• Nombre de composant.
• Cout.
• Consommation.
• Temps de développement.

Année universitaire 2019/2020


4
Du transistor aux processeurs

Compteur Multiplexeur …
Décodeur Additionneur
Porte NAND
l’Electronique Numérique

Transistor MOS
Bascule
A la base de

Wafer
Processeur
Boîtier

Applications …

Année universitaire 2019/2020


5 –5copyleft
Du transistor aux processeurs

Compteur Multiplexeur …
Transistor MOS: nommé MOSFET (acronyme anglais de
Décodeur Additionneur
Metal Oxide Semiconductor Field Effect Transistor - qui se
Porte NAND
l’Electronique Numérique

Transistor MOS
traduit par transistor à Bascule
effet de champ à structure métal-
A la base de

oxyde-semiconducteur), est un type de transistor à effet de


champ.
le MOSFET module le courant qui le traverse à l'aide d'un
signal appliqué sur son électrode

Wafer
Processeur
Boîtier

Applications …

Année universitaire 2019/2020


6 –6copyleft
Du transistor aux processeurs

Compteur Multiplexeur …
Décodeur Additionneur
Porte NAND
l’Electronique Numérique

Transistor MOS
Bascule
A la base de

Porte logique NAND: La fonction NON-ET (NAND en anglais) est un


Wafer
Processeur
opérateur logique de l'algèbre de Boole. À deux opérandes, qui peuvent
Boîtier
avoir chacun la valeur VRAI ou FAUX, il associe un résultat qui a lui-
même la valeur VRAI seulement si au moins l'un des deux opérandes a
Applications …
la valeur FAUX.

Année universitaire 2019/2020


7 –7copyleft
Du transistor aux processeurs

Compteur Multiplexeur …
Décodeur Additionneur
Porte NAND
l’Electronique Numérique

Transistor MOS
Bascule
A la base de

Bascule: Une bascule est un circuit logique capable, dans certaines


Wafer
Processeur
circonstances, de maintenir les valeurs de ses sorties
Boîtier malgré les
changements de valeurs d'entrées, c'est-à-dire comportant un état
« mémoire ». Applications …

Année universitaire 2019/2020


8 –8copyleft
Du transistor aux processeurs

Compteur Multiplexeur …
Décodeur Additionneur
Porte NAND
l’Electronique Numérique

Transistor MOS
Bascule
Compteur, additionneur, multiplexeur: Des circuits
A la base de

élémentaires qui effectuent des opérations de calcul basique


constituant des opération plus complexes

Wafer
Processeur
Boîtier

Applications …

Année universitaire 2019/2020


9 –9copyleft
Du transistor aux processeurs

Compteur Multiplexeur …
Processeur : Un processeur (ou unité centrale de traitement, UCT, Décodeur
en anglais
Additionneur
central processing unit, Porte NAND
CPU) est un composant présent dans de nombreux
l’Electronique Numérique

Transistor MOS
Bascule
dispositifs électroniques qui exécute les instructions machine des programmes
A la base de

informatiques. Avec la mémoire, c'est notamment l'un des composants qui


existent depuis les premiers ordinateurs et qui sont présents dans tous les
ordinateurs. Un processeur construit en un seul circuit intégré est un
microprocesseur.

Wafer
Processeur
Boîtier

Applications …

Année universitaire 2019/2020


1010
– copyleft
Du transistor aux processeurs

Compteur Multiplexeur …
Décodeur Additionneur
Porte NAND
l’Electronique Numérique

Transistor MOS
Bascule
A la base de

Wafer
Processeur
Boîtier

Applications …

Année universitaire 2019/2020


1111
– copyleft
Du transistor aux processeurs

Compteur Multiplexeur …
Décodeur Additionneur
Porte NAND
l’Electronique Numérique

Transistor MOS
Bascule
A la base de

Wafer
Processeur
Boîtier

Applications …

Année universitaire 2019/2020


1212
– copyleft
Familles de Processeurs Numériques

Architectures à CPU Logique Programmable Spécialisés

GPU
Graphical
Processor Unit
GPP MCU DSP FPGA PLD (et GPGPU)
General Micro Digital Field Programmable
Purpose Controller Signal Programmable Logic APU
Processor Unit Processor Gate Device Accelerated
(spécialisé) Array Processor
Unit
Desktop CPLD SPLD
Laptop SoC
Server System on Chip
MainFrame
Embedded Systems PAL GAL

Année universitaire 2019/2020


1313
– copyleft
M.ATIBI Architecture des ordinateurs 14
Familles de Processeurs Numériques

Architectures à CPU Logique Programmable Spécialisés

GPU
Graphical
Processor Unit
GPP MCU DSP FPGA PLD (et GPGPU)
General Micro Digital Field Programmable
Purpose Controller Signal Programmable Logic APU
Processor Unit Processor Gate Device Accelerated
(spécialisé) Array Processor
Unit
Desktop CPLD SPLD
Laptop SoC
Server System on Chip
MainFrame
Embedded Systems PAL GAL

CPU, GPU et APU font partie des composants informatiques de base. Les fiches
techniques de tous les ordinateurs,Année
tablettes et smartphones
universitaire 2019/2020 les mentionnent toujours.
1515
– copyleft
Alors, connaître les différences entre ces trois acronymes est indispensable.
Familles de Processeurs Numériques

Architectures à CPU Logique Programmable Spécialisés

GPU
Graphical
Processor Unit
GPP MCU DSP FPGA PLD (et GPGPU)
General Micro Digital Field Programmable
Purpose Controller Signal Programmable Logic APU
Processor Unit Processor Gate Device Accelerated
(spécialisé) Array Processor
Unit
Desktop CPLD SPLD
Laptop SoC
Server System on Chip
MainFrame
Embedded Systems PAL GAL

Le CPU, processeur de calcul: c’est le cerveau de votre machine. Le CPU est un


élément essentiel du hardware. EnAnnée
effet,universitaire
il est impliqué
2019/2020 dans la plupart des tâches et
1616
– copyleft
calculs effectués par tous les autres composants….
Familles de Processeurs Numériques

Architectures à CPU Logique Programmable Spécialisés

GPU
Graphical
Processor Unit
GPP MCU DSP FPGA PLD (et GPGPU)
General Micro Digital Field Programmable
Purpose Controller Signal Programmable Logic APU
Processor Unit Processor Gate Device Accelerated
(spécialisé) Array Processor
Unit
Desktop CPLD SPLD
Laptop SoC
Server System on Chip
MainFrame
Embedded Systems PAL GAL
Le CPU, processeur de calcul: Côté performances, elles se mesurent en gigahertz
(GHz). Par exemple, un processeur de 2,4GHz peut traiter 2,4 milliards d’instructions
en une seconde ! Un CPU basse performance sera
Année universitaire idéal pour des tâches de traitement de
2019/2020
1717
– copyleft
texte et de surf sur le web.
Familles de Processeurs Numériques

Architectures à CPU Logique Programmable Spécialisés

GPU
Graphical
Processor Unit
GPP MCU DSP FPGA PLD (et GPGPU)
General Micro Digital Field Programmable
Purpose Controller Signal Programmable Logic APU
Processor Unit Processor Gate Device Accelerated
(spécialisé) Array Processor
Unit
Desktop CPLD SPLD
Laptop SoC
Server System on Chip
MainFrame
Embedded Systems PAL GAL

Le GPU, la carte graphique: son rôle est de gérer l’affichage de l’image sur l’écran.
Un GPU est d’ailleurs conçu pourAnnée
se concentrer sur des tâches nécessitant beaucoup
universitaire 2019/2020 de
1818
– copyleft
puissance comme les jeux et le montage vidéo.
Familles de Processeurs Numériques

Architectures à CPU Logique Programmable Spécialisés

GPU
Graphical
Processor Unit
GPP MCU DSP FPGA PLD (et GPGPU)
General Micro Digital Field Programmable
Purpose Controller Signal Programmable Logic APU
Processor Unit Processor Gate Device Accelerated
(spécialisé) Array Processor
Unit
Desktop CPLD SPLD
Laptop SoC
Server System on Chip
MainFrame
Embedded Systems PAL GAL
L’APU, l’hybride: Elle désigne ainsi un GPU intégré dans une architecture CPU.
Autrement dit, une carte graphique intégrée dans un processeur. Dans cette architecture
hybride, les noyaux de traitementAnnée
graphique et les
universitaire noyaux de traitement standard 19
2019/2020
19 – copyleft
partagent le même espace.
Familles de Processeurs Numériques

Architectures à CPU Logique Programmable Spécialisés

GPU
Graphical
Processor Unit
GPP MCU DSP FPGA PLD (et GPGPU)
General Micro Digital Field Programmable
Purpose Controller Signal Programmable Logic APU
Processor Unit Processor Gate Device Accelerated
(spécialisé) Array Processor
Unit
Desktop CPLD SPLD
Laptop SoC
Server System on Chip
MainFrame
Embedded Systems PAL GAL

L’APU, l’hybride: L’objectif affiché


Année est bien sûr
universitaire le gain de place. Ainsi, les
2019/2020
2020
– copyleft
smartphones et tablettes… disposent de cette architecture
Architecture des Ordinateurs
Chapitre 2: l’ordinateur
1 ère année préparatoire

Année universitaire 2019/2020 21


La structure d’un ordinateur

Année universitaire 2019/2020 22


La structure d’un ordinateur

Année universitaire 2019/2020 23


La structure d’un ordinateur

Année universitaire 2019/2020 24


La structure d’un ordinateur

Année universitaire 2019/2020 25


Introduction

• Un ordinateur est une machine de traitement de


l’information. Il est capable d’acquérir de l’information, de la
stocker, de la transformer en effectuant des traitements
quelconques, puis de la restituer sous une autre forme.
• Une information est tout ensemble de données.
 textes,
 nombres,
 sons, images, etc.,
 les instructions composant un programme.
• Toute information est manipulée sous forme binaire (ou
numérique) par l’ordinateur.

Année universitaire 2019/2020 26


La structure d’un ordinateur

Année universitaire 2019/2020 27


Architecture de base

• L’architecture de base de la plupart des systèmes à


microprocesseur actuel est composée des éléments suivants :
 Une unité centrale (UC)
 Une mémoire principale
 Des interfaces d’entrées/sorties (E/S)

Les différents organes du


système sont reliés par des
voies de communication
appelées bus.

Année universitaire 2019/2020 28


Architecture de Von Neumann

• Cette architecture est caractérisée par un processeur et une


mémoire reliés par un bus :

• Les instructions et les données sont stockées dans la mémoire.


• L'efficacité d'un ordinateur est directement liée au débit des
informations (instructions et données) qui circulent entre les
différents éléments.

Année universitaire 2019/2020 29


Architecture de Von Neumann

• La machine de base, dite de Von Neumann, ne présenterait aucun intérêt


sans un dispositif d'entrées/sorties pour permettre une communication avec
l'extérieur.
• Pour une machine aussi simple il existe au moins trois méthodes pour
installer un tel dispositif :

Année universitaire 2019/2020 30


Architecture de Von Neumann

Les avantages:
• l'unité de contrôle obtient des données et des instructions de la
même manière à partir d'une mémoire. il simplifie la
conception et le développement de l'unité de contrôle.
• les données de la mémoire et des périphériques sont accédées
de la même manière.
• utilisé dans les processeurs conventionnels trouvés dans le PC
et le serveur, et les systèmes embarqués avec seulement des
fonctions de contrôle.

Année universitaire 2019/2020 31


Architecture de Von Neumann

Les inconvénients:
• le traitement d'instruction en série ne permet pas l'exécution
parallèle du programme.
• un bus est un goulot d'étranglement. une seule information
peut être consultée en même temps.
• instruction stockée dans la même mémoire que les données qui
peuvent être réécrites accidentellement par une erreur dans un
programme.

Année universitaire 2019/2020 32


Architecture de Harvard

• Dans cette architecture on sépare physiquement la mémoire des


instructions (MI) et la mémoire de données (MD). Chacune
de ces mémoires est accessible par un bus différent. Il est alors
possible d'accéder simultanément aux instructions et aux
données, ce qui permet d'augmenter le flux des informations.

Année universitaire 2019/2020 33


Architecture de Harvard

• Pour permettre aux interfaces d'E/S de lire ou d'écrire des données en mémoire
pendant que le processeur effectue des calculs sur les données précédentes, il
est intéressant d'utiliser une mémoire de données accessible depuis deux ports
différents.
• De cette façon le processeur et l'interface peuvent chacun accéder
alternativement à une moitié différente de la mémoire.

Année universitaire 2019/2020 34


Architecture de Harvard

Les avantages:
• puisqu'il a deux mémoires, ceci permet l'accès parallèle aux
données et aux instructions.
• les deux mémoires peuvent utiliser différentes tailles de
cellules.
• utilisé dans les DSP et autres processeurs trouvés dans les
derniers systèmes embarqués et systèmes de communication
mobiles, audio, voix, systèmes de traitement d'image.

Année universitaire 2019/2020 35


Architecture de Harvard

Les inconvénients:
• mémoire de données libre ne peut pas être utilisé pour
l'instruction et vice-versa.
• la production d'un ordinateur avec deux bus est plus coûteuse
et nécessite plus de temps.

Année universitaire 2019/2020 36


Architecture des ordinateurs

• Les ordinateurs modernes sont conçus comme un ensemble de


couches.
• Chaque couche représente une abstraction différente , capable
d’effectuer des opérations et de manipuler des objets
spécifiques.
• L’ensemble des types de données, des opérations et des
fonctionnalités de chaque couche est appelée son architecture.
• L’étude de la conception de ces parties est appelée architecture
des ordinateurs.

Année universitaire 2019/2020 37


Machines multicouches actuelles

5 Langage d’application
Traduction (compilateur)
4 Langage d’assemblage
Traduction (assembleur)
3 Système d’exploitation
Interprétation partielle (SE)
2 Jeu d’instructions
Interprétation ou exécution
1 microarchitecture
Matériel
0 Logique numérique

Année universitaire 2019/2020 38


Machines multicouches actuelles

Langage d’application • Les objets considères à ce niveau sont les portes


logiques, chacune construite à partir de quelque
Langage d’assemblage transistor.
• Chaque porte prend en entrée des signaux
numériques (0 ou 1) et calcule en sortie une
Système d’exploitation fonction logique simple (et ou not).
• De petits assemblages de portes peuvent servir à
réaliser des fonctions logiques telles que
Jeu d’instructions
mémoire, additionneur, ainsi que la logique de
contrôle de l’ordinateur.
microarchitecture

Logique numérique

Année universitaire 2019/2020 39


Machines multicouches actuelles

Langage d’application • On dispose à ce niveau de plusieurs registres


mémoires et circuit appelé UAL capable de
Langage d’assemblage réaliser des opérations arithmétiques et logiques
élémentaires.
• Le contrôle du chemin de données est soit
Système d’exploitation microprogrammé soit matériel.

Jeu d’instructions

microarchitecture

Logique numérique

Année universitaire 2019/2020 40


Machines multicouches actuelles

Langage d’application • La couche de jeu d’instructions est définie par le


jeu d’instructions disponible sur la machine.
Langage d’assemblage • Ces instructions peuvent être exécutées par
microprogramme ou bien directement.

Système d’exploitation

Jeu d’instructions

microarchitecture

Logique numérique

Année universitaire 2019/2020 41


Machines multicouches actuelles

Langage d’application • Cette couche permet de bénéficier des services


offerts par le système d’exploitation
Langage d’assemblage (organisation mémoire, exécution concurrente)
• La plupart des instructions disponibles à ce
niveau sont directement traitées par les couches
Système d’exploitation inferieures.
• Les instructions spécifiques au système font
l’objet d’une interprétation partielle (appels
Jeu d’instructions
système).

microarchitecture

Logique numérique

Année universitaire 2019/2020 42


Machines multicouches actuelles

Langage d’application • Offre une forme symbolique aux langages des


couches inferieures.
Langage d’assemblage • Permet à des humains d’interagir avec les
couches inferieures.

Système d’exploitation

Jeu d’instructions

microarchitecture

Logique numérique

Année universitaire 2019/2020 43


Machines multicouches actuelles

Langage d’application • Met à la disposition des programmeurs


d’applications un ensemble de langages adaptés
Langage d’assemblage à leurs besoins.
• Langages dits de haut niveau.

Système d’exploitation

Jeu d’instructions

microarchitecture

Logique numérique

Année universitaire 2019/2020 44


Architecture des Ordinateurs
Chapitre 4: le processeur
1 ère année préparatoire

Année universitaire 2019/2020 45


Architecture

• Les principaux constituants d’un ordinateur sont le processeur


et la mémoire principale.
• Le bus système permet au
processeur de communiquer
avec la mémoire centrale du
système (RAM).

Le bus d’adressage
Le bus de données

• Les bus d’extension permet


aux divers composants de
communiquer entre eux.

46
Le processeur

• Le processeur est divisé en deux parties l’unité de commande


et l’unité de traitement:
• l’unité de commande est
responsable de la lecture en
mémoire et du décodage des
instructions.

• L’unité de traitement, aussi


appelée unité arithmétique et
logique, exécute les instructions
qui manipulent les données.

47
Le processeur

Le processeur exécute les opérations arithmétiques et logiques


contenues dans les programmes qui composent la partie logicielle
de l’ordinateur.
Le processeur est un circuit électronique complexe qui exécute
chaque instruction en quelques cycles d’horloges.
• La fréquence de cette horloge s’exprime en MHz.
• Pour chaque instruction, le processeur effectue
schématiquement les opérations suivantes:
1. Lire en mémoire l’instruction à exécuter.
2. Effectuer le traitement correspondant.
3. Enregistrer le résultat.

48
Le processeur

• MIPS: le nombre de millions


d’instructions complétées par le
processeur en une seconde.

49
Le processeur

Les principales caractéristiques d’un processeur sont:


1. Le jeu d’instructions qu’il peut exécuter.
Par exemple: additionner 2 nombres, comparer 2 nombres.
2. La complexité de son architecture.
Cette complexité se mesure par le nombre de transistors contenus dans
le processeur. Plus le processeur contient de transistors, plus il pourra effectuer
des opérations complexes.
3. Le nombre de bits que le processeur peut traiter ensemble.
4. La vitesse de l’horloge.

50
Architecture des Ordinateurs
Chapitre 5: les mémoires
1 ère année préparatoire

51
Les mémoires

• Une mémoire est un circuit à semi-conducteur permettant


d’enregistrer, de conserver et de restituer des informations
(instructions et variables).
• C’est cette capacité de mémorisation qui explique la
polyvalence des systèmes numériques et leur adaptabilité à de
nombreuses situations.
• les informations peuvent être écrites ou lues. Il y a écriture
lorsqu’on enregistre des informations en mémoire, lecture
lorsqu’on récupère des informations précédemment
enregistrées.

52
Organisation d’une mémoire
• Une mémoire peut être représentée comme une armoire de rangement
constituée de différents tiroir. Chaque tiroir représente alors une case
mémoire qui peut contenir un seul élément: des données. Le nombre de
cases mémoires pouvant être très élevé, il est alors nécessaire de pouvoir
les identifier par un numéro.
• ce numéro est appelé adresse. Chaque donnée devient alors accessible
grâce à son adresse.

53
Organisation d’une mémoire
• Avec une adresse de n bits il est possible de référencer au plus 2𝑛 cases
mémoire. Chaque case est remplie par un mot de données( sa longueur m
est toujours une puissance de 2). Le nombre de fils d’adresses d’un boitier
mémoire définit donc le nombre de cases mémoire que comprend le boitier.
Le nombre de fils de données définit la taille des données que l’on peut
sauvegarder dans chaque case mémoire.

54
Caractéristiques d’une mémoire

• La capacité: c’est le nombre total de bits que contient la mémoire. Elle


s’exprime aussi souvent en octet.
• Le format des données: c’est le nombre de bits que l’on peut mémoriser
par case mémoire. On dit aussi que c’est la largeur du mot mémorisable.
• le temps d’accès: c’est le temps qui s’écoule entre l’instant où a été lancée
une opération de lecture/écriture en mémoire et l’instant où la première
information est disponible sur le bus de données.
• Le temps de cycle: il représente l’intervalle minimum qui doit séparer
deux demandes successives de lecture ou d’écriture.
• Le débit: c’est le nombre maximum d’informations lues ou écrites par
seconde.
• Volatilité: elle caractérise la permanence des informations dans la
mémoire. L’information stockée est volatile si elle risque d’être altérée par
un défaut d’alimentation électrique et non volatile dans le cas contraire.

55
Les mémoires vives RAM

• Une mémoire vive sert au stockage temporaire de données. Elle doit avoir
un temps de cycle très court pour ne pas ralentir le microprocesseur.
• Les mémoires vives sont en général volatiles: elles perdent leurs
informations en cas de coupure d’alimentation. Certaines d’entre elles,
ayant une faible consommation, peuvent être rendues non volatiles par
l’adjonction d’une batterie.

56
Les mémoires vives RAM

57
Les mémoires mortes ROM

• Pour certaines applications, il est nécessaire de pouvoir conserver des


informations de façon permanente même lorsque l’alimentation électrique
est interrompue. On utilise alors des mémoires mortes ou mémoires à
lecture seule (ROM Read Only Memory). Ces mémoires sont non volatiles.
• Ces mémoires contrairement aux RAM, ne peuvent être que lue.
L’inscription en mémoire des données restent mais est appelée
programmation. Suivant le type de ROM, la méthode de programmation
changera. Il existe donc plusieurs types de ROM:
• ROM
• PROM
• EPROM
• EEPROM
• FLASH EPROM

58
59
Architecture des Ordinateurs

Chapitre 6: les bus


EMSI 61
EMSI 62
EMSI 63
EMSI 64
EMSI 65
EMSI 66
EMSI 67
EMSI 68
EMSI 69
EMSI 70
EMSI 71
EMSI 72
EMSI 73
EMSI 74
EMSI 75
EMSI 76
Architecture des Ordinateurs

Chapitre 7: le disque dur


EMSI 78
EMSI 79
EMSI 80
EMSI 81
EMSI 82
EMSI 83
EMSI 84
EMSI 85
EMSI 86
EMSI 87
EMSI 88
EMSI 89

Vous aimerez peut-être aussi