CHAPITRE I: CIRCUITS LOGIQUES COMBINATOIRES

1. INTRODUCTION
Les circuits de la logique combinatoire sont des circuits dans lesquels les sorties ne
dépendent que de l’état des entrées (différentes combinaisons) à un instant donné.
Les différents circuits logiques étudiés à travers l’algèbre de Boole sont des circuits
combinatoires.

Dans ce chapitre d’autres circuits combinatoires plus élaborés seront étudiés ; ce sont
entre autres : les circuits arithmétiques, les circuits de codage-décodage, les circuits de
multiplexage et démultiplexage.

2. LES CIRCUITS ARITHMETIQUES

2.1 Les additionneurs

Un additionneur est un circuit capable de faire la somme de deux nombres

binaires A et B. Une addition met en œuvre deux sorties:

La somme, généralement notée S,

La retenue, généralement notée R (ou C : carry).

Comme en décimal, nous devons tenir compte de la retenue éventuelle,

résultat d’un calcul précèdent. La figure suivante montre la décomposition de
l’addition deux nombres binaires de 4 bits.

B. MONNE Electronique numérique L2 1

 a0 S0
A a1 S1 a3 a2 a1 a0 Nombre A
a2
a3 Additionneur 4 bits S2 + b3 b2 b1 b0 Nombre B

S3 = S3 S2 S1 S0 Somme A+B
CI : 74283  r3 r2 r1 r0 Retenue
b0
B b1
b2
b3 R3

2.1.1 Le demi-Additionneur (2 bits)

C’est un additionneur 2 bits sans tenir compte de la retenue précédente.

2.1.2 L’Additionneur complet (2bits)

Il possède trois entrées A, B et Re et deux sorties S et RS : Re représente la
retenue de rang n-1 et Rs celle de rang n.

B. MONNE Electronique numérique L2 2

Logigramme :

Exemple de CI additionneur complet 4 bits :

- TTL 74283

. Boîtier DIL 16 broches

. Broche 16 : Vcc (tension alimentation) – Broche 8 : GND (masse)

A4, A3, A2, A1, B4, B3, B2, B1 et Cin constituent les entrées de l’additionneur et le

B. MONNE Electronique numérique L2 3

résultat de l’addition en binaire est donnée par 5 sorties Cout, S4, S3, S2, S1 (Cout
représente le bit de poids le plus fort et S1 le bit de poids le plus faible du résultat).

2.2 Les soustracteurs

Un demi-soustracteur ne tient pas compte d’une éventuelle retenue provenant
des bits de poids inferieurs. D représente le résultat de la différence (A-B) et R
la retenue.

2.2.1 Le soustracteur complet (2bits)

Il possède trois entrées A, B et Re et deux sorties D et RS : Re représente la
retenue de rang n-1 et Rs celle de rang n.

Logigramme :

B. MONNE Electronique numérique L2 4

2.3 Additionneur-soustracteurs
Un nombre codé sur n bits peut prendre une valeur comprise entre 0 et 2n-1.
Il est possible d’écrire un nombre entier négatif comme " le complément à 2"
de sa valeur absolue.

Nous pouvons utiliser cette propriété pour écrire la soustraction de deux mots
de n bits sous la forme suivante :

Un seul dispositif représenté à la figure ci-dessous peut servir pour l’addition

et la soustraction selon le code opération O :
O=0 : addition
O=1 : soustraction

Le circuit logique lié au code opération O est un circuit OU-EXCLUSIF.

2.4 Comparateur
C‘est un circuit qui permet de comparer 2 nombres binaires. Il indique si le
premier nombre est inférieur (S2), égal (S0) ou supérieur (S1) au second
nombre.

B. MONNE Electronique numérique L2 5

Principe de base
Le principe de consiste de comparer d’abord les bits les plus significatifs (Most
Significant Bit ou MSB). S’ils sont différents, il est inutile de continuer la
comparaison. Par contre s’ils sont égaux, il faut comparer les bits de poids
immédiatement inferieur et ainsi de suite.

2.4.1 Le comparateur de 1 bit

2.4.2 Le comparateur de 2 bits

B. MONNE Electronique numérique L2 6

Equations
On a S0 vaut 1 si a1=b1 et si a0=b0
S0=(a1b1).(a0b0).
Et S1 vaut 1 si a1>b1 ou si (a1=b1 et a0>b0)

Logigramme à l’aide des portes logiques de base

B. MONNE Electronique numérique L2 7

B. MONNE Electronique numérique L2 8
3. Codeurs et décodeurs
3.1 Les codeurs
C’est un circuit qui traduit les valeurs d’une entrée dans un code choisi. Un
codeur (ou encodeur) est un circuit logique qui possède 2n voies d’entrées
dont une seule est activée et N voies de sorties.

Exemple : Codeur DCB

Logigramme :

B. MONNE Electronique numérique L2 9

3.2 Les décodeurs
Un décodeur est un circuit à N entrées et 2n sorties dont une seule est active à
la fois. Il détecte la présence d’une combinaison spécifique de bits (code) à
ces entrées et l’indique par un niveau spécifique de sortie.

Exemple : Décodeur DCB

B. MONNE Electronique numérique L2 10

3.3 Le décodeur DCB 7 segments
Le décodeur 7 segments accepte en entrée les 4 bits DCB (a0, a1, a2, a3) et
rend actives les sorties qui vont permettre de faire passer un courant dans les
segments d’un afficheur numérique pour former les chiffres décimaux (de 0 à
9).

Remarque : Il y’a 6 combinaisons intitulés 10, 11, 12, 13, 14, 15 que l’on
notera Ø. Les autres chiffres sont affichés comme suit :

B. MONNE Electronique numérique L2 11

Exemple : Décodeur DCB

B. MONNE Electronique numérique L2 12

B. MONNE Electronique numérique L2 13
Exemple de circuit décodeur BCD-7segments 7446/47/48

Ces décodeurs disposent d’entrées supplémentaires :

LT ou «lamp test» qui permet de vérifier le fonctionnement de l'afficheur en

allumant tous les segments si BI est à l'état 1.

BI / RBO ou «blanking output» qui permet l'effacement des segments de

l'afficheur quelque soit l'état des autres entrées.

RBI ou «ripple blanking input» qui permet l'effacement des 0 à gauche si A,

B, C, D sont à 0.

La figure ci-dessous montre comment on peut utiliser les entrées et les sorties
pour supprimer les 0 non significatifs sur un ensemble de décodage à 3
chiffres.

B. MONNE Electronique numérique L2 14

Le du décodeur des centaines est à 0 en permanence. A chaque fois qu'un 0 se
présente sur le décodeur des centaines, ce 0 est effacé et la sortie passe à 0
validant du décodeur suivant.

Si un 0 se présente sur le décodeur des dizaines, il est à son tour effacé et l'on va
valider du décodeur des unités.

Remarque : L’afficheur est composée de 7 LEDS (segments), a, b, c, d, e, f, g

qui nécessitent en fonction du type d’afficheur (anode commune ou cathode
commune) une polarisation spécifique :
Pour un afficheur à anodes communes : Les anodes sont reliées ensembles
au niveau haut et les sorties du décodeur sont actives au niveau bas (CI :
74LS47) et sont reliées aux cathodes de l’afficheur.

Pour un afficheur à cathodes communes : Les cathodes sont reliées

ensembles à la masse et les sorties du décodeur sont active au niveau haut
(CI : 74LS48) et sont reliées aux anodes de l’afficheur.

B. MONNE Electronique numérique L2 15

3.4 Transcodeurs
Un transcodeur est un circuit qui permet de faire passer une information écrite
dans un code C1 vers un code C2.
Il est généralement formé d’un décodeur en cascade d’un codeur.

3.4.1 Transcodeur Binaire Naturel-Binaire Réfléchi

Exemple : Transcodeur BN/BR (4 bits)

B. MONNE Electronique numérique L2 16

B. MONNE Electronique numérique L2 17
B. MONNE Electronique numérique L2 18
 3.4.2 Transcodeur Binaire Réfléchi -Binaire Naturel
Exemple : Transcodeur BR/BN (4 bits)

B. MONNE Electronique numérique L2 19

B. MONNE Electronique numérique L2 20
4. Les multiplexeurs et les démultiplexeurs

La transmission des informations d’une station à une autre nécessite plusieurs

lignes en parallèle, ce qui est difficile à réaliser et très couteux lorsque les
stations sont géométriquement éloignées l’une de l’autre.
La solution est alors, transmettre en série sur une seule ligne, en utilisant à la
station émettrice un convertisseur parallèle/série (Multiplexeur) et à la station
réceptrice un convertisseur série/parallèle (Démultiplexeur).

4.1 Les multiplexeurs

Un multiplexeur (MUX) est un circuit logique qui possède 2n entrées de données (D0, D1,
D2, … D2n-1), n entrées de sélection ou d’adresses (E0, E1, E2, … En-1) et une seule
sortie Y. Il est dit : MUX 2n vers 1 ou MUX 2n x 1.
Sa fonction consiste d’effectuer l’aiguillage de l’une des entrées vers la sortie
en fonction du code d’adresse appliqué sur les entrées de sélection.

Principe :

Multiplexeur 4 entrées avec 2 entrées de sélection

B. MONNE Electronique numérique L2 21

Equation de sortie :

Table de vérité d’un MUX 2n vers 1:

Circuit intégré :
74LS157 MUX 1 parmi 2
74LS153 MUX 1 parmi 4
74LS151 MUX 1 parmi 8

B. MONNE Electronique numérique L2 22

74LS150 MUX 1 parmi 16

Fiche technique du 74LS151 :

G est l’entrée de validation, elle est active sur un niveau bas.

Si l’entrée G=1, les sorties Y et W sont à l’état haute impédance (circuit ouvert).
Si l’entrée G=0, on sélectionne le multiplexeur (il fonctionne normalement).
Les entrées A, B, C sont les entrées d’adresses A étant le bit de poids faible et C étant le bit
de poids fort.

4.2 Les démultiplexeurs

Un démultiplexeur (DEMUX) est un circuit logique qui possède une seule entrée B,, n
entrées de sélection (E0, E1, E2, … En-1) et 2n sorties (S0, S1, S2, … S2n-1). Il est dit :
DEMUX 1 vers 2n ou DEMUX 1 x 2n.
Il effectue la fonction inverse d’un multiplexeur, il transmet la donnée d’entrée
vers une des sorties selon le mot écrit aux entrées de sélection, il fonctionne
comme un commutateur.
Principe :
Démultiplexeur 1 vers 4

B. MONNE Electronique numérique L2 23

Si l’entrée E est placée à 1 l’ensemble du circuit se conduit comme un décodeur. Le
démultiplexeur est de ce fait souvent assimilé à un décodeur.

Table de vérité d’un DEMUX 1 vers 2n :

Logigramme

B. MONNE Electronique numérique L2 24

Circuit intégré :
4067 DEMUX 1 vers 16
74LS154 DEMUX 1 vers 16
74LS138 DEMUX 1 vers 8
74LS156 DEMUX 1 vers 4

Exemple du 74LS138 : décodeur – démultiplexeur 3 vers 8 :

Les entrées A, B, C sont les entrées d’adresses A étant le bit de poids faible et C étant le bit
de poids fort.
Les sorties sont actives sur niveau bas (si la sortie est sélectionnée on a un niveau bas, sinon
elle est au niveau haut).
Pour valider le circuit il faut que :

B. MONNE Electronique numérique L2 25

Fiche technique du démultiplexeur 1 vers 4 : 74139

Pour valider le circuit il faut G=0

4.3 Réalisation d’un multiplexeur 1 parmi 16 en utilisant 4 multiplexeurs 1 parmi 4

et un décodeur 1 parmi 4

4.4 Réalisation des fonctions logiques à l’aide des multiplexeurs

B. MONNE Electronique numérique L2 26

Problème
Soit la fonction F(A, B, C, D)=Ʃ(0, 2, 5, 7, 11, 13, 14, 15). Réaliser cette fonction à
l’aide d’un multiplexeur.
Solution

Utilisation d’un multiplexeur 16 vers 1 (nombre de variables égal au

nombre des entrées de sélection).


Utilisation d’un multiplexeur 8 vers 1 (nombre de variables inférieur au
nombre des entrées de sélection).

B. MONNE Electronique numérique L2 27

B. MONNE Electronique numérique L2 28