Vous êtes sur la page 1sur 7

Travaux Dirigés d’Electronique Numérique

et systèmes programmés
Licence2
TD N°2 : Systèmes à microprocesseur

Schéma de principe du système :

Exercice 1 : Circuit simple de décodage d’adresse

Le décodage d’adresse doit permettre de satisfaire l’échange entre le


microprocesseur et ses périphériques, ceci dans les meilleures conditions afin
d’éviter les conflits. Ainsi, à une adresse présentée par le microprocesseur, devra
répondre un seul périphérique (RAM, P.I.A. ..etc.).

Le circuit ci-dessous est une mémoire RAM (4K*4) situé dans l’espace mémoire
adressable. On désire déterminer la plage d’adresses utilisée par ce périphérique ; le
décodage d’adresse étant réalisé par une simple structure à portes logiques.

Page 1
1. Quel est le rôle de la broche R/ W sur un circuit « Mémoire » ?
2. Quel est le rôle de la broche /CS ?
3. De combien de bits est constituée la donnée stockée ?
4. De quelle capacité est cette mémoire (en Kbits puis Ko) ?
5. Comment sélectionne-t-on l’adresse d’une donnée ?
6. Quel doit être l’état du signal VMA (valid memory access) pour sélectionner
cette mémoire ?
7. Déterminer l’état des lignes A12 à A15 qui sélectionnent la mémoire ?
8. Donner la plage d’adresse utilisée par cette mémoire.

Exercice 2 : Etude d’un système à microprocesseur


On considère un système à base d’un microprocesseur comprenant les divers éléments
suivants :
- Un microprocesseur 8 bits ;
- Une mémoire ROM ;
- Une mémoire RAM ;
- Un Convertisseur Analogique – Numérique (CAN) permettant de convertir
plusieurs tensions analogiques.

Afin de réaliser la fonction décodage d’adresses, on utilise un circuit 74138. Le schéma du


système est le suivant :

Page 2
D[0..7]

A0 D0 A0 D0 A0 D0
A1 D1 A1 D1 A1 D1
A2 D2 A2 D2 A2 D2
A3 D3 A3 D3 A3 D3
µP ROM RAM
A4 D4 A4 D4 A4 D4
A5 D5 A5 D5 A5 D5
A6 D6 A6 D6 A6 D6
A7 D7 A7 D7 A7 D7
A8 A8 A8
A9 A9
A10
A11
A12

A[0..9]

A8 D0
S0
A9 D1
CS_ROM S1
D2
BIN/OCT V1 D3
A10 1
1 Entrées des V2 CAN D4
A11 2 15
CS_RAM tensions V3
2 0
14
D5
A12 3 4
1
2
13 analogiques V4 D6
12
3
4
11 D7
6 & 5
10
9
6
4 EN 7
7 CS_CAN
5

74LS138

DECODAGE
D’ADRESSES

1. Quel est le nombre de bits d’adresses et le nombre de bits de données du


microprocesseur utilisé?
2. Déterminer la capacité en KO de la RAM et de la ROM.
3. Compléter le schéma structurel du système en reliant correctement les broches 6, 4 et
5 (chacune au VCC ou à la masse) du 74138 afin de le valider.
4. Etablir la table de vérité du circuit 74LS138
5. Quel doit être le niveau du signal CS_RAM pour sélectionner la RAM ?
6. Quels doivent être les niveaux logiques sur A10, A11 et A12 afin de sélectionner la
RAM ?
7. Quels doivent être les niveaux logiques sur A10, A11 et A12 afin de sélectionner la
ROM ?
8. Quels doivent être les niveaux logiques sur A10, A11 et A12 afin de sélectionner le
CAN ?
9. On rappelle que le CAN permet de faire l’acquisition de 4 tensions analogiques. Les
tensions analogiques sont sélectionnées à l’aide des adresses A8 et A9.
Compléter le tableau suivant décrivant les adresses hautes et basses permettant de
sélectionner les circuits RAM, ROM et CAN.

Page 3
Circuit A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
RAM

ROM

CAN : V1

CAN : V2

CAN : V3

CAN : V4

10. Déduire de la question précédente les plages d’adresses permettant la sélection des
différents circuits :
Circuit Plage d’adresses (en hexadécimal)
RAM
ROM
V1
V2
CAN
V3
V4

11. Compléter le plan mémoire ci-dessous en utilisant les plages d’adresses déterminées
pour les différents circuits :

Page 4
Exercice 3 : Etude du circuit numérique d’une carte calculateur

Le schéma structurel proposé à la page ci-dessous constitue la carte calculateur du


système technique : « Analyseur de Fraises-scies ».
Elle est composée d’un microprocesseur 8 bits (U1 : Motorola, 6809) autour duquel
sont organisés les périphériques suivants :

- U6 : Interface série programmable (ACIA 6850),


- U7, U9 : Interface programmable.
- U10 : Temporisateur programmable (Timer 6840),
- U14 : Mémoire EPROM 8k*8 (2764),
- U15 : Mémoire RAM 8k*8 (6264),

Ils sont tous intégrés dans l’espace mémoire adressable ($0000 à $FFFF) ; chacun
ayant sa plage définie par un circuit décodeur/démultiplexeur 3 vers 8.

QUESTIONNAIRE

1. Identifier sur le schéma structurel et décrire le circuit utilisé pour le décodage


d’adresses.
2. Quel doit être l ‘état des signaux E et Q (broche 34 et 35 de U1) pour permette la
validation du circuit U4 ?
3. Que est le rôle des broches CE ou CS et RS sur un circuit logique ?
4. Quel est le niveau logique présenté sur la sortie sélectionnée du circuit U4 ?
Justifier cet état.
5. Déterminer la capacité des circuits U14 et U15.
6. Donner l’équation logique de : CS2(U9), CS2(U7), CS2(U6), CS0(U10), CS1(U15),
CE(U14) en fonction de A13, A14, A15.
7. Etablir, à partir du décodage d’adresses, l’occupation de l’espace mémoire par les
circuits U6, U7, U9, U10, U14, U15.

Circuit @ A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0


U6 +
-
U7 +
-
U9 +
-
U10 +
-
U14 +
-
U15 +
-

Page 5
Compléter le tableau ci-dessous :

Domaine d’adresses utilisées


Composant Type Adresse la Adresse la
Plus basse plus haute
U6 6850
ACIA
U7

U9

U10

U14

U15

Compléter le plan mémoire ou mapping suivant :

ADRESSES CIRCUIT
SELECTIONNE
FFFF
E000
DFFF
C000
BFFF
A000
9FFF
8000
7FFF
6000
5FFF
4000
3FFF
2000
1FFF
0000

Page 6
Page 7