Académique Documents
Professionnel Documents
Culture Documents
Dos números binarios de n bits pueden sumarse por medio de este circuito.
Para demostrar con un ejemplo específico considérese dos números binarios, A =
1011 y B 0011 cuya suma S= 1110. Cuando se agregan un par de bits de un
sumador completo el circuito produce un bit de arranque que se usa con el par de
bits de una posición más significativa. Esto se muestra en la siguiente tabla:
Los bits se suman con sumadores completos, comenzando con el bit menos
significativo (suscrito) para formar el bit de suma y el bit de arrastre. Las entradas
y las salidas del circuito sumador completo de la Figura 1 se indican a
continuación. El arrastre de entrada C1 en la posición menos significativa debe ser
O. El valor de C1+1 en una posición significativa dada es el arrastre de salida del
sumador completo. Este valor se trasfiere al bit de arrastre de entrada del sumador
completo que agrega los bits a una posición significativa de mayor posición a la
izquierda. La suma de bits es generada así, comenzando desde la posición de la
extrema derecha y es disponible tan pronto como se genere el bit de arrastre
previo correspondiente.
Un sumador paralelo binario es una función digital que produce una suma
aritmética de dos números binarios en paralelo. Este consiste en sumadores
completos conectados en cascada con la salida de arrastre de un sumador
completo conectado al arrastre de entrada del siguiente sumador completo.
La suma de dos números binarios en paralelo implica que todos los bits de
los sumandos están disponibles para el cálculo al mismo tiempo. Como en
cualquier circuito combinacional, la señal debe propagarse por las compuertas
antes que la suma de salida correcta esté disponible en los terminales de salida.
El tiempo de propagación total es igual al retardo de propagación de una
compuerta típica multiplicando por el número de niveles de compuertas en el
circuito. El mayor tiempo de propagación en un sumador paralelo es el tiempo que
se toma el bit de arrastre en propagarse por los sumadores completos. Como cada
bit de la salida de suma depende del valor del arrastre de entrada, el valor de S,
en cualquier estado dado en el sumador, estará en su valor final estable
solamente hasta que el bit de arrastre de entrada a este estado se haya
propagado. Considérese la salida S4 en la Figura 2. Las entradas A4 y B4
alcanzan un valor estable tan pronto como las señales de entrada se apliquen al
sumador. Pero la entrada de arrastre C4 no va a su estado estable final hasta que
esté disponible C3 en su valor de estado estable. De manera similar, C3 tiene que
esperar a C2 y así sucesivamente hasta C1. Así, irán la salida S4 y el arrastre C5
a un valor final de estado estable hasta que se propague el arrastre a través de
todos los estados.
SUMADOR DECIMAL
Comparador de Magnitudes