SerDes est un dispositif qui permet de transférer des
données d’une manière de série et vice versa et joue un rôle plus important dans les applications à haute vitesse moderne. Un diagramme de base d’un SerDes à haute vitesse est présenté par la Figure 1
Figure 1. Présentation générale d’un système Serdes
Tout d'abord, les données parallèles à n bits sont sérialisées dans la tranche d'émetteur via un sérialiseur. Un égaliseur est ensuite utilisé pour garantir le meilleur signal des données sérialisées. Sur la tranche du récepteur, les données série reçues sont ensuite introduites dans un circuit de récupération de données d'horloge (CDR).
Après les circuits de récupération et d'égalisation, les données sont finalement
restaurées sur un bus de données parallèle via un circuit de désérialisation sur la tranche du récepteur. Ici, la boucle à verrouillage de phase (PLL) est utilisée pour fournir les signaux d'horloge pour la tranche d'émetteur et de récepteur. La tranche d'émetteur (TX) effectue une conversion parallèle-série via un circuit sérialiseur. Les données sérialisées sont ensuite envoyées à un égaliseur à action directe (FFE) pour garantir que l'entrée du récepteur est une forme d'onde propre. Une égalisation est également requise dans la tranche du récepteur après la transmission des données sérialisées via le canal.
Un égaliseur de rétroaction de décision (DFE) est nécessaire pour détecter le taux
d'erreur binaire (BER). Après cela, le flux série est piloté par le Deseriazlier pour effectuer la conversion série-parallèle. Le reste de cet article décrit plus en détail la conception de Serializer.
