Vous êtes sur la page 1sur 15

ISTMT Description vhdl

TP3 : Prise en Main du langage VHDL sur Xilinx


ISE

Compte-Rendu

Nom et prénom :Gliouez sirine


S3EM-G1

CR-TP3 Mastère Professionnel S3EM-1 1


ISTMT Description vhdl

Sommaire

1) Abstraction des descriptions en VHDL……………..3


a) Description Compacte……………………………….3
b) Description Comportementale………………………5

2) Description des circuits Combinatoires…..…………7


a) Multiplexeur………………………………………...7
b) Circuit Comparateur………………….……………..8

3) Description De circuits Séquentiels………………….9


a) Bascule D…………………………………………….9
b) Registre Tompan…………………………………….11
c) Compteur à synchrone………………………………14

CR-TP3 Mastère Professionnel S3EM-1 2


ISTMT Description vhdl

1) Abstraction des descriptions en VHDL

Dans un 1er lieu, on va décrire un circuit d’une façon compacte de tel sorte qu’il sera défini
par sa fonction logique décrite à l’aide des équations des sorties.

Dans un 2ème lieu, on va adopter une description comportementale de type flot de données
dans laquelle le fonctionnement du circuit est décrit par sa table de vérité.

a) Description Compacte

-Création d’un programme Addcomp en langage VHDL décrivant le circuit additionneur


suivant :

Le code est comme suit :

CR-TP3 Mastère Professionnel S3EM-1 3


ISTMT Description vhdl

Validation du fonctionnent avec un Test Bench :

CR-TP3 Mastère Professionnel S3EM-1 4


ISTMT Description vhdl

Simulation

 Fonctionnement Validé.

b) Description Comportementale

Le code est comme suit :

Validation du fonctionnent avec un Test Bench :

CR-TP3 Mastère Professionnel S3EM-1 5


ISTMT Description vhdl

CR-TP3 Mastère Professionnel S3EM-1 6


ISTMT Description vhdl

Simulation

 Fonctionnement Validé

2) Description des circuits Combinatoires


a) Multiplexeur

Le code VHDL est comme suit :

CR-TP3 Mastère Professionnel S3EM-1 7


ISTMT Description vhdl

Validation du fonctionnent avec un Test Bench :

Simulation

b) Circuit
Comparateur
Le code est comme suit :

CR-TP3 Mastère Professionnel S3EM-1 8


ISTMT Description vhdl

Validation du fonctionnent avec un Test Bench :

Simulation

3) Description De circuits Séquentiels

a) Bascule D

Le code VHDL est comme suit :

Validation du fonctionnent avec un Test


Bench :

CR-TP3 Mastère Professionnel S3EM-1 9


ISTMT Description vhdl

CR-TP3 Mastère Professionnel S3EM-1 10


ISTMT Description vhdl

Simulation

b) Registre Tompan
-Un registre de mémorisation à 8bits
Le code VHDL est comme suit :

CR-TP3 Mastère Professionnel S3EM-1 11


ISTMT Description vhdl

Validation du fonctionnent avec un Test Bench :

CR-TP3 Mastère Professionnel S3EM-1 12


ISTMT Description vhdl

Simulation

-Un registre de mémorisation à 8bits avec un signal asynchrone RESET

CR-TP3 Mastère Professionnel S3EM-1 13


ISTMT Description vhdl

Validation du fonctionnent
avec un Test Bench :

Simulation :

CR-TP3 Mastère Professionnel S3EM-1 14


ISTMT Description vhdl

c) Compteur à synchrone

La variable sort génère un signal qui est égale à 5 *Signal d’horloge d’entrée
 C’est un diviseur de fréquence

CR-TP3 Mastère Professionnel S3EM-1 15