Vous êtes sur la page 1sur 3

2019/2020 TD n 4 Électronique numérique Sciences physiques MP 2

Exercice 1: Montage à commande numérique


Le système représenté sur la figure 1 est un CNA à entrées parallèles (ou à sommation de
courant) et résistances pondérées à 4 bits d’entrée. Son fonctionnement est celui d’un montage
amplificateur inverseur à plusieurs entrées. L’AO est supposé idéal.

• • • •
k0 k1 k2 k3 R

R0 R1 R2 R3
E
• −

+
us

Figure 1: CNA à entrées parallèles et résistances pondérées

Les interrupteurs ki codent électriquement le bit i, lequel prend la valeur ki = 0 lorsque


l’interrupteur est connecté à la masse et la valeur ki = 1 lorsqu’il est connecté à la résistance
Ri .

1. Déterminer, en fonction de l’état des interrupteurs ki et les résistances Ri ,E et la tension


us avec i ∈ {0, 1, 2, 3}.

2. Supposons que Ri = R2i0 , déduire que us = −pb ∆ avec un pb la représentation binaire de


l’entier p et ∆ le pas de quantification du CNA. Commenter.

Exercice 2: CNA à entrées parallèles et à échelle résistive


Le système représenté sur la figure 2 est un CNA à entrées parallèles (ou à sommation de
courant) et à échelle résistive à 4 bits d’entrée. Son fonctionnement est celui d’un montage
amplificateur inverseur à plusieurs entrées. L’AO est supposé idéal.
Les interrupteurs ki codent électriquement le bit i, lequel prend la valeur ki = 0 lorsque
l’interrupteur est connecté à la masse et la valeur ki = 1 lorsqu’il est connecté à la résistance
2R.

1. Déterminer les expressions de ui en fonction de E, avec tous les interrupteurs sont en


position 1.

2. Déterminer, en fonction de l’état des interrupteurs ki et les résistances R, R0 , E et la


tension us , avec i ∈ {0, 1, 2, 3}.

3. Supposons que Ri = R2i0 , déduire que us = −pb ∆ avec un pb la représentation binaire de


l’entier p et ∆ le pas de quantification du CNA. Commenter.

CPGE Molay Abdellah -SAFI Page 1/3 http://safimp.neowp.fr/


2019/2020 TD n 4 Électronique numérique Sciences physiques MP 2

u3 R u2 R u1 R u0 2R

k3 k2 k1 k0

R0
2R 2R 2R 2R
E
• −

+
us

Figure 2: CNA à entrées parallèles et résistances pondérées

Exercice 3: Convertisseur analogique-numérique de type


flash
On étudie ici le principe du convertisseur flash. Son atout est d’être très rapide mais son
inconvénient est la croissance vite importante de sa complexité puisqu’elle évolue de façon
exponentielle avec le nombre N de bits, plus exactement en 2N . Le convertisseur proposé
est un montage permettant de coder sur N = 3 bits une tension analogique ua . Le schéma du
montage est réalisé à la figure 3. Il comporte des résistances électriques R une source de tension
constante Vref = +5 V ainsi que 4 amplificateurs opérationnels utilisés en comparateur. Un seul
montage comparateur a été représenté tel qu’il se présente. Les 4 amplificateurs ne prélèvent
aucun courant et délivrent en sortie une tension qui sera usi = ±Vsat en fonction du signe de
leur tension différentielle d’entrée  = V + − V − avec la loi usi = || Vsat . Les amplificateurs
opérationnels sont alimentés par une source de tension symétrique par rapport à la masse qui
n’est pas représentée sur le schéma. Sur le schéma, les connexions électriques sont matérialisées
par un point. Lorsque deux fils se croisent sans point il n’y a pas de nœud à ce niveau du
montage, les fils ne sont pas connectés. Pour simplifier la réflexion, on suppose que le signal
analogique est compris dans l’intervalle [0 V ; 5 V ].

R R R R R
• • • •

− − − −
Vref
c4 • us4 c3 • us3 c2 • us2 c1 • us1
ua • + + + +

• •

Figure 3: Montage CAN de type flash

1. Établir l’état de la sortie du premier comparateur us1 en fonction de ua et Vref .

CPGE Molay Abdellah -SAFI Page 2/3 http://safimp.neowp.fr/


2019/2020 TD n 4 Électronique numérique Sciences physiques MP 2

2. Faire la même chose pour le second comparateur et us2 .

3. On convient de retenir le codage suivant pour les sorties des comparateurs : 0 lorsque
us1 = −Vsat et 1 lorsque us1 = Vsat . Proposer dans un tableau un état des 4 sorties en
fonction de la valeur de ua .

4. On convient d’attribuer comme valeur pour ua la valeur minimale de l’intervalle dans


lequel elle se situe pour un état donné des sorties. Compléter le tableau précédent par la
valeur de la tension en volt.

5. Convertir en écriture binaire les valeurs des tensions ua précédentes.

Exercice 4: Filtrage numérique


On considère un filtre analogique passe-bas du premier ordre qui agit sur un signal e(t) pour
fournir en sortie un signal s(t).

1. Rappeler la forme de la fonction de transfert de ce filtre en régime harmonique sachant


que sa fréquence de coupure est notée fc .

2. On considère maintenant le filtre numérique associé à ce filtre passe-bas. La période


d’échantillonnage des signaux est Te . L’équation permettant de déduire la valeur de la
sortie à une date donnée en fonction de l’état de l’entrée et de la sortie à l’instant précédent
se met sous la forme :
sn+1 = sn + 2πβ(en+1 − sn+1 )
. Exprimer β en fonction de fc et de Te .
1
3. On prend β = 10 . Déterminer la fréquence de coupure de ce filtre pour une fréquence
d’échantillonnage de 1 kHz, puis de 10 kHz. Quelle conclusion peut-on en tirer par
rapport à un filtre analogique ?

4. La fréquence d’échantillonnage est fixée à fe = 10 kHz alors que le signal est donné par
e(t) = A sin(2πfe t). On suppose que la date t = 0s correspond au premier échantillon
e0 . On suppose de plus que s0 = 0. Déterminer les valeurs de sn . Le résultat était-il
prévisible? On suppose maintenant que la première prise d’échantillon s’effectue à une
date t 6= 0 tout en restant inférieure à la demi-période du signal. Déterminer les valeurs
de sn et commenter.

5. Même question lorsque le signal est e(t) = A cos(2πfe t).

6. En pratique, comment doit-on choisir la fréquence d’échantillonnage pour éviter les prob-
lèmes mis en évidence avant.

CPGE Molay Abdellah -SAFI Page 3/3 http://safimp.neowp.fr/