Vous êtes sur la page 1sur 2

Ecole Supérieure des Communications de Tunis

ENSEIGNANTS : L. OSMAN & C. REBAI & O. BEN RHOUMA & A. ZAGHBI & F. TLILI & K.
GRATI
MATIERE: Circuits et opérateurs électroniques DOCUMENT: Non autorisé
EPREUVE : Examen 1er semestre DUREE : 2h 00
CLASSES : INDP1 A, B, C, D, E DATE :
__________________________________________________________________

PARTIE A : Electronique de communication

Exercice n°1
On considère le montage à grille commune suivant, constitué d’un transistor JFET
canal N :

I- Etude de la polarisation
On n’étudie dans cette partie que les signaux de polarisation.
1. Donner la relation entre EG, IDS et VGS.
2. rappeler la condition à respecter, portant sur la tension VGS pour un JFET
canal N.
3. En déduire une inégalité entre IDS, RS et EG.

II- Etude en petits signaux


On ne fera l’étude que dans la bande passante.
1. Donner le schéma équivalant du transistor JFET dans la bande passante
(schéma le plus simple). Que vaut le courant I DS en fonction des éléments de
ce schéma ?
2. En déduire le schéma équivalent du circuit complet dans la bande passante.
3. Exprimer la tension Vout en fonction du courant circulant dans la source de
courant (courant IDS), puis en fonction de VGS.
4. Que vaut VGS.
5. En déduire le gain en tension G=Vout/Ve.

1
Exercice n°2
On considère les deux montages à AOP suivants :
Les tensions d’entrée sont sinusoïdales.

Montages 1 Montage 2

Application numérique : R1= 1 k, R= 50 k et C = 1 nF.

1. Calculer la valeur de la tension de sortie du montage 1 en fonction des


tensions V1 et V2.
2. Calculer le gain en tension AV = VS0/VE du montage 2 en fonction de .

Les deux montages 1 et 2 sont associés de telle sorte que V 1=VS0 et que V2=VE.
3. Calculer le gain en tension AV0=VS/VE en fonction de .