Architecture de Base D'un Ordinateur Premiere Partie

17/10/2018
Cours Architecture des ordinateurs
Ecole Supérieure de Technologie Université Mohammed

de Salé V de Rabat
Département : Informatique
1ère année DUT 2018-2019 Semestre 1
BOUKRI AHMED
aboukri@gmail.om
Contenu du cours
Première partie
 La structure d'un ordinateur
 Le processeur
 Une unité de commande
 Unité de traitement
 Les mémoires
 Mémoire centrale
 Mémoires mortes
 Mémoire Cache
 Mémoires de masse
 Les entrées - sorties
1
17/10/2018
La structure d'un ordinateur
Monde extérieur
Unité de traitement
Architecture de Base
L’architecture de base de la plupart des systèmes à microprocesseur

actuel est composée des éléments suivants :
 une unité centrale de traitement (UCT)
 une mémoire principale
 des interfaces d’entrées/sorties (E/S)
 Horloge pour cadencer les diffirentes activités
Les différents organes du

système sont reliés par des
voies de communication
appelées bus.
2
17/10/2018
Architecture de Von Neumann
■ Cette architecture est caractérisée par un processeur et

une mémoire reliés par un bus :
■ Les instructions et les données sont stockées dans la mémoire.
■ L'efficacité d'un ordinateur est directement liée au débit des

informations (instructions et données) qui circulent entre les
différents éléments.
10
Communication avec l'extérieur

■ La machine de base, dite de Von Neumann, ne présenterait aucun
intérêt sans un dispositif d'entrées/sorties pour permettre une
communication avec l'extérieur.
■ Pour une machine aussi simple il existe au moins trois

méthodes pour installer un tel dispositif :
Interface directement Interface connectée au bus commun:

B B
reliée au processeur le processeur s'adresse à la mémoire

ou à l'interface d'E/S.
Interface vue par le processeur

comme une partie de la
mémoire 11
3
17/10/2018
Architecture de Harvard
■ Le nom de cette structure vient du nom de l’université Harvard où
une telle architecture a été mise en pratique pour la première fois
avec le Mark I en 1944.
■ Dans cette architecture on sépare physiquement la
mémoire des instructions (MI) et la mémoire de données(MD).
Chacune de ces mémoires est accessible par un bus différent. Il
est alors possible d'accéder simultanément aux instructions et aux
données, ce qui permet d'augmenter le flux des informations.
Opérations en parallèle
 Pour permettre aux interfaces d'E/S de lire ou d'écrire des
données en mémoire pendant que le processeur effectue des
calculs sur les données précédentes, il est intéressant d'utiliser
une mémoire de données accessible depuis deux ports différents.
 De cette façon le processeur et l'interface peuvent chacun

accéder alternativement à une moitié différente de la mémoire
Phase 2
Phase2
4
17/10/2018
Unité centrale
■ Les principaux constituants d’un ordinateur sont le processeur et la
mémoire principale ce qui constitue l’unité centrale
le bus système permet au

processeur de communiquer
avec la mémoire centrale du
système (RAM).
• Le bus d'adressage
• Le bus de données
les bus d’extension (bus
d'entrée/sortie) permet aux
divers composants de
communiquer entre eux
15
Le processeur
 L'unité centrale de traitement UCT(ou CPU, pour « Centtrrall Prrocessiing Uniitt)
est le cœur de l'ordinateur, il est chargé:
 d’interpréter et d’exécuter les instructions d’un programme
 de lire ou de sauvegarder les résultats dans la mémoire
 de communiquer avec les unités d’échange(E/S).
 Le processeur est un Circuit électronique(morceau de silicium) complexe composé de
millions voir des milliard de transistors placés dans un boîtier comportant des
connecteurs d'entrée-sortie. On appelle ce boitier circuit intégré ou puce.
 La réalisation de circuits intégrés de plus en plus complexe a été rendue possible par
l’apparition du transistor en 1947.
 1958 Texas Instrument réalise le premier circuit intégré
5
17/10/2018
Le processeur
 Le processeur est un circuit électronique cadencé au rythme d'une horloge
interne qui envoie des impulsions, appelées « top ». La fréquence d'horloge,
correspond nombre d'impulsions par seconde. Elle s'exprime en Hertz (Hz).
 Cette fréquence définit le nombre maximal de changements d'état qu'un
transistor peut subir en une seconde
 Ordinateur à 3 GHz  l’horloge envoie 3 000 000 000( 3 milliard) de battements
par seconde
 A chaque top d'horloge le processeur exécute une action, correspondant à
une instruction ou une partie d'instruction
Le processeur
 Une instruction est l'opération élémentaire que le processeur peut accomplir. Les
instructions sont stockées dans la mémoire principale, en vue d'être traitée par le
processeur. Une instruction est composée de deux champs :
 Le code opération : représentant l'action que le processeur doit accomplir.
 Le code opérande : définissant les paramètres de l'action. Le code opérande
dépend de l'opération. Il peut s'agir d'une donnée ou bien d'une adresse
mémoire.
 Pour chaque instruction, le processeur effectue schématiquement les
opérations suivantes:
1. lire en mémoire (MP) l’instruction à exécuter ;
2. Lire en mémoire (MP) les paramètres nécessaires;
3. effectuer le traitement correspondant ;
4. Stocke en mémoire (MP) le résultat;
5. passer à l’instruction suivante.
6
17/10/2018
Le microprocesseur
 Un microprocesseur est un processeur dont les composants ont été
suffisamment miniaturisés pour que l’ensemble du processeur puisse
tenir sur un seul circuit intégré
 Le concept de microprocesseur a été créé par la Société Intel.
 En 1971 le premier microprocesseur 4004 a été crée par Intel, qui était une
unité de calcul 4 bits fonctionnant à 108 Khz et qui contient 2300 transistors,
 Finesse de gravure(feature size) représente la finesse du dessin des circuits
intégrés sur les plaquettes de silicium. C’est la mesure de référence utilisée
pour caractériser la densité d’un circuit intégré(taille d’un transistor)
 On parle aussi de procédé de gravure. Les plus utilisés sont le 14 nm (chez
Intel notamment), le 12 nm (chez AMD notamment) et le 10 nm (largement
répandu dans le marché des puces pour mobiles)
18
Le microprocesseur
De 1971 à 2010, de nombreux microprocesseurs sont sortis.
A chaque nouvelle sortie la taille s'est réduite, mais la capacité du
microprocesseur a fortement augmenté.
Date Nombre de Finesse de gravure ( en µm) Fréquence Largeur de MIPS

transistors de l’horloge données
1971 2300 6 108 KZ 4 bits
2010 1 170 000 000 0,032 3,33 GHz 64 bits 147600
Intel 4004 18
Intel Core i7
7
17/10/2018
Processeur
Le processeur est construit autour de deux éléments principaux :
 Une unité de commande
 Une unité de traitement
L'unité de commande
■ Dirige le fonctionnement de l’UAL, de la mémoire et des E/S,
■ Elle permet de séquencer le déroulement des instructions. Elle effectue la
recherche en mémoire de l'instruction, le décodage de l’instruction codée
sous forme binaire et elle pilote l’exécution de l’instruction
20
8
17/10/2018
L'unité de commande
UC est composé de:
 Le compteur de programme (PC : Programme Counter) appelé aussi
Compteur Ordinal (CO) est constitué par un registre dont le contenu est
initialisé avec l'adresse de la première instruction du programme. Il
contient toujours l’adresse de la prochaine instruction à exécuter.
 Le registre d'instruction et le décodeur d'instruction : Chacune des
instructions à exécuter est transféré depuis la mémoire dans le registre
instruction puis est décodée par le décodeur d’instruction.
 Bloc logique de commande (ou séquenceur) : Il organise l'exécution des
instructions au rythme d’une horloge. Il élabore tous les signaux de
synchronisation internes ou externes (bus de commande) du
microprocesseur en fonction de l’instruction qu’il a à exécuter. Il s'agit
d'un automate réalisé de façon microprogrammée.
20
L’unité de traitement
 Elle regroupe les circuits qui assurent les traitements nécessaires à l'exécution
des instructions
 UT est composé de:
 Les accumulateurs sont des registres de travail qui servent à stocker
une opérande au début d'une opération arithmétique et le résultat à la
fin de l'opération.
20
9
17/10/2018
 L’unité arithmétique et logique, abrégée UAL(en anglais ALU pour Arithmetical
and Logical Unit), est l’organe de l’ordinateur chargé d’effectuer les calculs. Elle
est incluse dans le microprocesseur. Il est chargé des:
• Opérations arithmétiques : ADD(+), SUB(-

), MUL(*), DIV( : ), INC(+1), DEC(-1)
• Opérations logiques :
AND, OR, XOR, NOT, CMP ), les décalages
(LSL, LSR, ASR, ASL) et les comparaisons:
>,<,>=,<=, =, <>
• Mise à 1 ou à 0 d’un bit, test de bit
20
 Le registre d'état(indicateur d’état ou flag ou drapeaux) est
• Composé de 8 bits à considérer individuellement.
• Chacun de ces bits est un indicateur dont l'état dépend du résultat de la
dernière opération effectuée par l’UAL.
• Dans un programme le résultat du test de leur état conditionne souvent
le déroulement de la suite du programme.
OV: Bit de débordement

C: Bit de la retenue
Z:Bit résultat nul
S:Bit signe
P:Bit de parité
AC:Bit de la retenue intermédiaire
20
10
17/10/2018
REGISTRES DU TRAVAIL
 Le microprocesseur peut contenir d’autres registres autre que RI, ACC, RAM, PC
et RE.
 Ces registres, appelés registres de travail, sont considérés comme une mémoire
interne du microprocesseur.
 Les registres de travail sont plus rapide que la mémoire centrale , mais leur
nombre est limité.
 Généralement, ces registres sont utilisés pour sauvegarder les données avant
d’exécuter une opération.
 Généralement, la taille d’un registre de travail est égale à la taille d’un mot
mémoire
REGISTRES DU TRAVAIL
 Pointeur de pile ou Stack Pointeur: C'est un registre qui contient l'adresse du
sommet de la pile. La pile est externe au microprocesseur. C'est une certaine
partie de la mémoire RAM. Elle est utilisée pour sauvegarder les contenus des
différents registres, lors de l'appel à un sous-programme ou lors de la gestion
d'une interruption, par exemple.
 Registre de données: Ce registre est un registre tampon qui assure l'interfaçage
entre le microprocesseur et son environnement ou inversement. Il conditionne
le bus externe ou le bus interne des données.
 Registre d’adresses: Ce registre est un registre tampon qui assure l'interfaçage
entre le microprocesseur et son environnement. Il conditionne le bus externe
des adresses.
 Registre d’index :Le contenu de ce registre est une adresse. Il est utilisé dans le
mode d'adressage indexé
 Registres auxiliaires : Ils permettent de stocker le résultat des instructions
exécuter par l’ALU
11
17/10/2018
Architecture compléte
Les Bus
Ils relient électriquement le microprocesseur et les périphériques (mémoires et
interfaces E/S).
 Le bus de données est bidirectionnel. Il
assure le transfert des informations entre le
microprocesseur et son environnement, et
inversement. Son nombre de lignes est égal
au format des mots de données du
microprocesseur.
 Le bus d’adresses est unidirectionnel. Il
permet la sélection des informations à traiter
dans un espace mémoire (ou espace
adressable) qui peut avoir 2n emplacements,
avec n = nombre de conducteurs du bus
d'adresses.
 Le bus de commande (ou bus de contrôle) est
constitué par quelques conducteurs qui
assurent la synchronisation des flux
d'informations sur les bus de données et d’
adresses.
12
17/10/2018
Le décodage d’adresses
 Tous les périphériques (mémoires,
interfaces E/S, etc.) sont reliés en
permanence sur le bus de données.
Afin d’éviter les "conflits de bus", il
faut donc sélectionner un seul
périphérique à la fois. Les autres sont
mis en état "haute impédance".
 Le décodage d’adresses réalise cette
sélection en allouant à chaque
périphérique une zone de l’espace
adressable.
Jeu d’instructions
 Chaque processeur possède un certain nombre limité d’instructions qu’il peut
exécuter. Ces instructions s’appelles jeu d’instructions.
 Le jeu d’instructions décrit l’ensemble des opérations élémentaires que le
processeur peut exécuter.
 Les instructions peuvent être classifiées en 4 catégories :
 Instruction d’affectation
 Instructions arithmétiques et logiques ( ET , OU , ADD,….)
 Instructions de branchement ( conditionnelle et inconditionnelle )
 Instructions d’entrées sorties.
13
17/10/2018
Jeu d’instructions: Format d’instruction
 L’instruction est composée de deux champs :

 Code d’opération représentant l'action que le processeur doit accomplir.
 Champ des opérandes définissant les paramètres de l'action. Un opérande
peut s'agir d'une donnée ou bien d'une adresse mémoire.
Code opération opérandes
N bits K bits
 La taille d’une instruction dépend du type de l’instruction et du type de

l’opérande.
 Les instructions et leurs opérandes sont stockés dans la mémoire.
Jeu d’instructions: Exemple d’instruction

 Instruction à trois opérandes: Il faut préciser le premier opérande, le deuxième
opérande et l’emplacement du résultat
Exemple: ADD A,B, C ADD A B C C A+B
La taille de l’instruction est grand  Pratiquement il n’existent pas d’instruction de ce type.
 Instruction à deux opérandes: Il faut préciser le premier opérande et le deuxième

opérande. Le résultat est implicitement mis dans le deuxième opérande .
Exemple: ADD A,B, C ADD A B B A+B
 Instruction à un opérande: il faut préciser uniquement le deuxième opérande. Le

premier opérande existe dans le registre accumulateur. Le résultat est mis dans le
registre accumulateur.
Exemple ADD B ADD B ACC  ACC+B
Ce type d’instruction est le plus utilisé.
14
17/10/2018
Jeu d’instructions: Mode d’adressage
Code opération opérandes
N bits K bits
 Le mode d’adressage définit la manière dont le processeur va accéder à l’opérande.
 Le code opération comporte un ensemble de bits pour indiquer le mode

d’adressage.
 Les modes d’adressage les plus utilisés sont : immédiat, direct, indirect, indexé et
relatif.
 ADRESSAGE IMMÉDIAT : La valeur de l’opérande existe dans le champ opérande de

l’instruction
Exemple : ADD 150 ACC  ACC+ 150
Si le registre accumulateur contient la valeur 200 alors après l’exécution son

contenu sera égale à 350
 ADRESSAGE DIRECT : Le champs opérande contient l’adresse de l’opérande

(emplacement en mémoire )
Exemple : ADD 150 ACC  ACC+ (150)

ACC  ACC+ 30
Si le registre accumulateur contient la valeur 200
alors après l’exécution son contenu sera égale à 230
15
17/10/2018
 ADRESSAGE INDIRECT :Le champs opérande contient l’adresse de l’adresse de

l’opérande.
Pour réaliser l’opération, il faut d’abord récupérer l’adresse de l’opérande à partir
de la mémoire, ensuite, chercher l’opérande à partir de la mémoire.
ADD 150 ACC  ACC+ ((150))
Exemple :
ACC  ACC+ (255)
ACC  ACC+ 40
Si le registre accumulateur contient la valeur 200
alors après l’exécution son contenu sera égale à 240

 ADRESSAGE INDEXÉ : Le champs
opérande contient l’adresse absolue de
l’opérande. L’adresse effectif de
l’opérande est relatif à une zone
mémoire. L’adresse de cette zone se
trouve dans un registre spécial appelé
registre index.
Adresse opérande = ADR + R_Index
 ADRESSAGE RELATIF :Le champs

opérande contient l’adresse absolue de
l’opérande. L’adresse effectif de
l’opérande est relatif à une zone
mémoire. L’adresse de cette zone se
trouve dans un registre spécial appelé
registre de base.
Adresse opérande = ADR + R_Base
Ce mode d’adressage est utilisée pour les
instructions de branchement.
16
17/10/2018
Cycle d’exécution d’une instruction
Le traitement d’une instruction peut être décomposé en quatre phases

Phase 1: Rechercher (ou charger) l’instruction à traiter
Phase 2 :Décoder l’instruction chargée
Phase 3 :Rechercher (ou charger) l’opérande
Phase 4 :Exécuter l’instruction
Phase 5 :Passer à l’instruction suivante
Cycle d’exécution d’une instruction:

 Chargement
1. Mettre le contenu du CO dans le
Registre d‘Adresse Mémoire (RAM) :
RAM CO
2. Commande de lecture à partir de
mémoire
3. Transfert du contenu du Registre
d’Information Mémoire(RIM) dans le
registre RI: RI RIM
 Décodage
 Le RI contient le premier mot de
l'instruction qui peut être codée sur
plusieurs mots. Ce premier mot contient
le code de l’opération qui définit la
nature de l'opération à effectuer
(addition, rotation,...) et le nombre de
mots de l'instruction.
 A la base du code de l’instruction le
séquenceur élabore une suite de
commandes élémentaires nécessaires au
traitement de l'instruction.
17
17/10/2018
 chargement de l’opérande
 Si l'instruction nécessite
une donnée qui se trouve
en mémoire, le
séquenceur émet les
commandes pour
récupérer sa valeur sur le
bus de données.
 L’opérande est stockée
dans un registre
 Exécution de l’instruction
 Le micro-programme
réalisant l'instruction est
exécuté.
 Les drapeaux sont
positionnés (registre d'état).
Passer à l’instruction suivante

Le Compteur Ordinal (CO) est mis à jour avec l’adresse de l'instruction suivante
18
17/10/2018
NOTION D’ARCHITECTURE RISC ET CISC
Actuellement l’architecture des microprocesseurs se composent de deux

grandes familles :
 L’architecture CISC (Complex Instruction SetComputer)
• incorporer au niveau processeur des instructions plus proches de la
structure de ces langages
• plutôt que de coder une opération complexe par plusieurs instructions
plus petites (qui demanderaient autant d’accès mémoire très lent), il est
préférable d’ajouter au jeu d’instructions du microprocesseur une
instruction complexe qui se chargerait de réaliser cette opération
• incorporer au niveau processeur des instructions plus proches de la
structure de ces langages.
• Motivation : la mémoire travaillait très lentement par rapport au
processeur
NOTION D’ARCHITECTURE RISC ET CISC
Actuellement l’architecture des microprocesseurs se composent de deux

grandes familles :
 L’architecture RISC (Reduced Instruction SetComputer)
• Motivation : 80% des traitements des langages de haut niveau faisaient
appel à seulement 20% des instructions du microprocesseur
• réduire le jeu d’instructions à celles le plus couramment utilisées et d’en
améliorer la vitesse de traitement
• Chacune de ces instructions s’exécutent en un cycle d’horloge
• ces instructions ne disposent que d’un seul mode d’adressage
• Les accès à la mémoire s’effectue seulement à partir de deux instructions
(Load et Store).
• Par contre, les instructions complexes doivent être réalisées à partir de
séquences basées sur les instructions élémentaires, ce qui nécessite un
compilateur très évolué dans le cas de programmation en langage de
haut niveau
19
17/10/2018
Comparaison architectures RISC ET CISC
Un microprocesseur à architecture RISC est, en général, plus puissant: la durée

moyenne d’exécution d’une instruction est plus courte.
PERFORMANCES D’UN MICROPROCESSEUR

On peut caractériser la puissance d’un microprocesseur par le nombre
d’instructions qu’il est capable de traiter par seconde. Pour cela, on définit :
 le CPI (Cycle Par Instruction) qui représente le nombre moyen de cycles
d’horloge nécessaire pour l’exécution d’une instruction pour un
microprocesseur donné.
 le MIPS (Millions d'Instructions Par Seconde) qui représente la puissance de
traitement du microprocesseur.
 MIPS=Fh/CPI avec Fh en MHz
20
17/10/2018
Les processeurs multicoeurs

Possèdent plusieurs unités de calcul qui travaillent en parallèle
 à l'origine, cœurs homogènes : Power4 (IBM, 2001), puis Opterons (AMD, 2005)
 consiste à mettre plusieurs die (ce n'est pas tout à fait ça) dans un unique processeur afin de
disposer de plusieurs processeurs de calcul
 permet d'augmenter la puissance de calcul sans augmenter la fréquence d'horloge (et donc de
réduire la chaleur dissipée) en traitant en parallèle plusieurs tâches. Cela engendre pour
l'ordinateur une capacité de calcul théoriquement multipliée par le nombre de processeurs.
 En pratique, la capacité de calcul obtenue est comprise entre celle d'un processeur mono cour
et le nombre de processeurs, car il est aujourd'hui difficile d'exploiter les possibilités d'un multi
cœurs à 100% car le « multithreading » (exécution simultanée de plusieurs instructions) n'est
aujourd'hui que peu utilisé dans les logiciels, les jeux.
 pour bien profiter de ce parallélisme, les programmes doivent être adaptés (et notamment les
systèmes d'exploitation)
 la tendance est vers des cœurs spécialisés

 DERNIER MICROPROCESSEUR INTEL (INTEL CORE I7)
21
17/10/2018

 DERNIER MICROPROCESSEUR INTEL (INTEL CORE I7)
Les points les plus importants, de cette architecture :
• Quatre cœurs (quad core) « monolithique » (Formé d'un seul bloc). Chacun de ses core
est dotée de la technologie SMT (Simultaneous Multi Threading)
• le contrôleur mémoire est intégré au sein du processeur et est de type DDR3 tri-canal.
• Les caches sont revus et corrigés, avec toujours 2x32 Ko pour le L1, mais seulement 256
Ko de L2 pour chacun des cores, ces derniers se partageant un cache L3 commun de 8
Mo.
• Un nouveau bus processeur, le QPI(Quick Path Interconnect), deux fois plus rapide et
qui permettra sur les versions serveurs d’interconnecter les différents processeurs et
leurs contrôleurs mémoires.
• le mode Turbo, permet d’augmenter automatiquement la fréquence processeur dans la
limite de son TDP(Thermal Design Power).
 LES PROCESSEURS INTEL UTILISÉS ACTUELLEMENT:

• Core i7-8700K et 8700 deux puces à 6 cœurs/12 threads, possèdent 12 Mo de cache et
disposent du Turbo Boost,
• Core i5-8600K et 8400 6 cœurs/6 threads, possèdent 9 Mo de cache et disposent du
Turbo Boost,
• Core i3-8350K et 8100 4 cœurs/4 threads , doter de 6 Mo de cache, et restent
dépourvus du Turbo Boost.
Les mémoires
C’est quoi une mémoire ?
Une mémoire est un dispositif capable :
 D'enregistrer une information,
 De la conserver ( mémoriser )
 et de la restituer ( possible de la lire ou la récupérer par la suite).
Exemple de mémoire :
 La mémoire centrale
 Un disque dure
 DVD-ROM
 Clé USB
…………..
La mémoire peut être dans le processeur ( des registres) , interne
(Mémoire centrale ou principale) ou externe (Mémoire secondaire ).
22
17/10/2018
Les mémoires
Caractéristiques des mémoires
1. La capacité d’une mémoire
La capacité ( taille ) d’une mémoire est le nombre (quantité)
d’informations qu’on peut enregistrer ( mémoriser ) dans cette
mémoire.
La capacité peut s’exprimer en :
 Bit : un bit est l’élément de base pour la représentation de l’information .

 Octet : 1 Octet = 8 bits
 kilo-octet (KO ) : 1 kilo-octet (KO )= 1024 octets = 210 octets
 Méga-octet ( MO) : 1 Méga-octet ( MO)= 1024 KO = 220 octets
 Géga-octet ( GO) :Géga-octet ( GO)=1024 MO = 230 octets
 Téra-octet (To) : 1 téra-octet (To)= 1024 Go =240 octets
Les mémoires
Volatilité
Si une mémoires perd sont contenu ( les informations ) lorsque la

sources d’alimentation est coupée alors la mémoire est dite volatile.
Si une mémoire ne perd pas ( conserve ) sont contenu lorsque la

sources d’alimentation est coupée alors la mémoire est dite non
volatile ( mémoire permanente ou stable).
23
17/10/2018
Les mémoires
3. Mode d’accès à l’information ( lecture /écriture )
 Sur une mémoire on peut effectuer l’opération de :
 lecture : récupérer / restituer une information à partir de la
mémoire.
 écriture : enregistrer une nouvelle information ou modifier une
information déjà existante dans la mémoire .
 Il existe des mémoires qui offrent les deux modes
lecteur/écriture , ces mémoire s’appelles mémoires vives.
 Il existent des mémoires qui offrent uniquement la possibilité de
la lecture ( c’est pas possible de modifier le contenu ). Ces
mémoires s’appelles mémoires mortes.
Les mémoires
4. Temps d’accès
C’est le temps nécessaire pour effectuer une opération de lecture ou
d’écriture.
Par exemple pour l’opération de lecture , le temps d’accès est le temps qui
sépare la demande de la lecture de la disponibilité de l’information.
Demande de
la lecture
Disponibilité de
l’information
Temps d’accès
Le temps d’accès est un critère important pour déterminer les performances d’une mémoire ainsi
que les performances d’une machine.
24
17/10/2018
Les mémoires
Classification des mémoires
Les mémoires peuvent êtres classée en trois catégories selon

la technologie utilisée :
 Mémoire à semi-conducteur ( MC, ROM, PROM,…..) : très rapide

mais de taille réduit.
 Mémoire magnétique ( disque dur, bande,…) : moins rapide mais
stock un volume d’informations très grand.
 Mémoire optique ( DVD, CDROM,..)
 Mémoire Flash (Cle USP,SD, SSD,…)
Les mémoires
Mémoire à semi-conducteur
Mémoire à
semi-conducteurs
vives Mortes
Statiques Dynamiques Associatives ROM PROM EPROM
25
17/10/2018
La mémoire centrale
RAM ( Random Acces Memory) Mémoire à accès aléatoire
 La mémoire centrale (MC) représente l’espace de travail de

l’ordinateur.
 C’est l’organe principal de rangement des informations utilisées
par le processeur.
 Dans une machine (ordinateur / calculateur) pour exécuter un
programme il faut le charger ( copier ) dans la mémoire centrale .
 Le temps d’accès à la mémoire centrale et sa capacité sont deux
éléments qui influent sur le temps d’exécution d’un programme
(performance d’une machine).
Caractéristiques de la mémoire centrale
 La mémoire centrale est réalisé a base de semi-conducteurs.

 La mémoire centrale est une mémoire vive : accès en lecture et écriture.
 La mémoire centrale est dite à accès aléatoire (RAM : Random Acces
Memory) c'est-à-dire que le temps d'accès à l'information est indépendant
de sa place en mémoire.
 La mémoire centrale est volatile : la conservation de son contenu
nécessite la permanence de son alimentation électrique.
 Un temps d’accès à une mémoire centrale est moyen mais plus rapide que
les mémoires magnétiques .
 La capacité d’une mémoire centrale est limitée mais il y a toujours une
possibilité d’une extension.
 Pour la communication avec les autres organes de l’ordinateur, la
mémoire centrale utilise les bus ( bus d’adresses et bus de données)
26
17/10/2018
Types des mémoires centrales
Il existent deux grandes familles des mémoires centrales : les mémoires statiques (Static Random
Access Memory :SRAM) et les mémoires dynamiques (Dynamic Random Access Memory:DRAM).
Les RAM statiques
 Le bit mémoire d'une RAM statique est composé
d'une bascule(4 et 6 transistors)
 faible taux d’intégration
 temps d’accès rapide
 pas besoin de rafraîchissement
 Cher
Les RAM dynamiques
 Le bit est réalisé à partir d’un transistor relié à un
petit condensateur
 grand taux d’intégration
 temps d’accès plus long
 plus simples que les mémoires statiques
 rafraîchissement (entretenir la mémorisation)
 rafraîchissement augmente le temps d'accès aux
informations.
 la lecture de l’information est destructive. Donc
toute lecture doit être suivie d’une réécriture  DRAM est utilisée pour la mémoire principale
 Bon marché  SRAM est utilisée pour les caches
la mémoire centrale
Vue logique
Une adresse
 vue comme un ensemble de cellules ou cases
contenant chacune une information (une
instruction ou une donnée) sous forme de mots 0001100 0000
ou octets.
 Une case ou mot mémoire contient plusieurs 0011100 0001
cellules mémoire. 0111100 0002
 Une cellule mémoire stock 1 seul bit . 0001100 …….
 Une case ou mot mémoire stocke une
information sur n bits.
0001100 …….
 Chaque case ou mot mémoire est repérée par ……..
un numéro d’ordre unique : son adresse.
Contenu d’une case
 Une adresse est un numéro unique qui permet (un mot)mémoire
d’accéder à une case ou mot mémoire.
 Les adresses sont séquentielles ( consécutives )
 La taille de l’adresse ( le nombre de bits )
dépend de la capacité de la mémoire. FFFF
27
17/10/2018
Structure physique
 RAM (Registre d’Adresse Mémoire ) : ce R /W
registre stock l’adresse du mot à lire ou
a écrire .
 RIM ( Registre d’information mémoire ) :
D
E
stock l’information lu à partir de la C
mémoire ou l’information à écrire dans Bus d’adresse R O

D
la mémoire. A E
Structure
M U interne
 Décodeur : permet de sélectionner un R
E
mot mémoire.
 R/W : commande de lecture/écriture ,
cette commande permet de lire ou
d’écrire dans la mémoire ( si R/W=1 RIM
alors lecture sinon écriture )
 Bus d’adresses de taille k bits Bus de données
 Bus de données de taille n bits
Comment calculer la capacité d’une MC ?
Soit k la taille du bus d’adresses ( taille du registre RAM)
Soit n la taille du bus de données ( taille du registre RIM ou la taille d’un
mot mémoire )
On peut exprimer la capacité de la mémoire centrale soit en nombre de
mots mémoire ou en bits ( octets, kilo-octets,….)
La capacité = 2k Mots mémoire
La capacité = 2k * n Bits
Exemple :
Dans une mémoire la taille du bus d’adresses K=14 et la taille du bus de
données n=4. Calculer la capacité de cette mémoire ?
C=214 (16384) Mots de 4 bits
C= 214 * 4 = 65536 Bits = 8192 Octets = 8 Ko
28
17/10/2018
Comment sélectionner un mot mémoire ?
 Lorsque une adresse est chargée dans le registre RAM , le décodeur va recevoir
la même information que celle du RAM.
 A la sortie du décodeur nous allons avoir une seule sortie qui est active  Cette
sortie va nous permettre de sélectionner un seule mot mémoire.
Un mot
mémoire
K bits K bits Une cellule

mémoire
57 n bits
 Comment lire une information ?
Pour lire une information en mémoire centrale il faut effectuer les opérations
suivantes:
 Charger dans le registre RAM l’adresse du mot à lire.
 Lancer la commande de lecture ( R/W=1)
 L’information est disponible dans le registre RIM au bout d’un certain
temps ( temps d’accès)
 Comment écrire une information ?

Pour écrire une information en MC il faut effectuer les opérations suivantes:
 Charger dans le RAM l’adresse du mot ou se fera l’écriture.
 Placer dans le RIM l’information à écrire.
 Lancer la commande d’écriture ( R/W=0)pour transférer le contenu du
RIM dans la mémoire .
29
17/10/2018
Conception de la Mémoires Centrale

Les mémoires sont regroupées dans des boitiers mémoire. Du aux limites technologiques
d'intégration, pour obtenir des mémoires de grandes tailles, on associe plusieurs boitiers
mémoires pour obtenir une mémoire de grande taille.
Ces blocs sont assemblés :
 pour augmenter la taille des mots de la mémoire
 pour augmenter le nombre de mots dans la mémoire
Augmentation de la taille des mots

2 boitiers de 2k mots de n bits 
1 bloc de 2k mots de 2n bits
Augmentation du nombres de mots

4 boitiers de 2k mots de n bits 
1 bloc de 4 * 2k mots de n bits
adresse pour le nouveau bloc sur k + 2
bits

Structure d’un boîtier
Un boîtier possède la même structure qu’une mémoire ( RAM,RIM,….) en plus de la
commande CS.
R/W CS
CS (Chip Select ) : c’est une commande en
logique négative qui permet de sélectionner
( activer ) un boîtier . D
E
CS=0 le boîtier est sélectionné R C
O
CS=1 le boîtier n’est pas sélectionné A D Un Boîtier
M E
U
R
E
RIM
30
17/10/2018

Calcul du nombre de boitiers
Soit M une mémoire de capacité C , tel que m est le nombre de mot et n la taille d’un mot.
Soit M’ un boîtier de capacité C’ , tel que m’ le nombre de mot et n’ la taille d’un mot.
On suppose que C > C’ ( m >= m’ , n >=n’)
Quel est le nombre de boîtiers M’ nécessaire pour réaliser la mémoire M ?
Pour connaître le nombre de boîtiers nécessaire , il faut calculer les deux facteurs suivants:
P =m/m’
Q=n/n’
P : permet de déterminer de nombre de boîtiers M’ nécessaire pour obtenir le nombre de
mots de la mémoire M ( extension lignes ).
Q : permet de déterminer le nombre de boîtier M’ nécessaire pour obtenir la taille de mot
de la mémoire M ( extension mots ou extension colonnes).
P.Q donne le nombre totale de boîtiers nécessaire pour réaliser la mémoire M.
Pour sélectionner les boîtiers on utilise les bits de poids forts d’adresses. Si P est le
facteur d’extension lignes alors on prend k bits tel que P=2k.
Les autres bits d’adresses restants sont utilisés pour sélectionner un mot dans un boîtier.

Calcul du nombre de boitiers : Exemple
On veut réaliser une mémoire de 1KO ( la taille d’un mot est de 8 bits) en
utilisant des boîtiers de taille 256 mots de 4 bits ) ?
Solution :
(m,n)=(1024,8)  taille du bus d’adresses est de 10 bits (A9…A0), taille
du bus de données est de 8 bits (D7….D0)
(m’,n’)=(256,4)  taille du bus d’adresses est de 8 bits (A7…A0), taille du
bus de données est de 4 bits (D3….D0)
P=1024/256=4 ( extension lignes )

Q=8/4=2 (extension colonnes)
Le nombre totale de boîtiers P.Q=8
31
17/10/2018
R/W
CS CS
D 70
D 74 D 30 8 bits
CS CS
A98
D 74 D 30
CS CS
D 74 D 30
CS CS
A70
8 bits
D 74 D 30
Architectures des mémoires centrales

Dans une architecture à un seul
processeur : le processeur à l’exclusivité Mémoire
Processeur
d’accéder à la mémoire. Le rendement de Centrale
l’UC n’est conditionnée que par le temps
d’accès à la MC. Demande
de la
lecture
Disponibilité de
l’information
UC inactive
Si le calculateur possède plusieurs processeurs qui

fonctionnent en parallèle ( en même temps ), c’est
possible que deux processeurs ou plus demandent MC
d’accéder à la mémoire à la même instant.
Si la mémoire est structurée en un seul bloc alors un
processeur peut monopoliser la MC.
Même si le temps d’accès est très petit, des P1 P2 P3 P4
processeurs vont être pénalisés  donc la structure de
la MC est aussi importante.
32
17/10/2018

Mémoire modulaire
 La solution est de découper la mémoire en plusieurs modules.
 Plusieurs bus permettent d’accéder simultanément (en même temps) à la MC.
 Possible d’avoir autant d’accès que de modules.
 On ne peut pas accéder simultanément à un module.
MC
M1 M2 M3 M4
P1 P2 P3 P4
Remarques :
•Les adresses à l’intérieur d’un module sont séquentiels ( successives )
•C’est possible qu’un module soit réaliser avec des boîtiers de taille inférieur ( il faut calculer
les facteur d’extension lignes et colonnes )

Mémoire modulaire
Comment sélectionner un mot dans une architecture modulaire ?
L’adresse est divisée en deux parties :

 Les bits de poids forts pour sélectionner un module. Si le
nombre de module est égale à n , alors il faut prendre k bits
tel que 2k >= n
 Les bits de poids faibles pour sélectionner un mot dans un
module.
N° module adresse mot
33
17/10/2018

Mémoire modulaire
Exemple
Soit une mémoire de taille de 4 Ko. Cette mémoire est découpée en 4 modules.
Donner le schéma de cette mémoire en utilisant des boîtiers de 1 Ko?
Solution :
Capacité = 4 Ko = 4* 210 = 212  la taille du bus d’adresses est de 12 bits ( A110).
4 modules  2 bits du poids forts pour la sélection des modules ( A1110)
Les autres bits pour la sélection d’un mot dans un module ( A90)
R/W
Module 0
CS
D 70
D 70 8 bits
CS
Module 1
A1110
D 70
CS Module 2
D 70
CS
Module 3
A90
10 bits
D 70
68
34
17/10/2018

Mémoire entrelacée
Avec une MC modulaire , c’est possible qu’un processeur monopolise un

module ( par exemple il accède a des adresse consécutive ), Pour éviter ce
problème :
 Un module est divisé en plusieurs Blocs .
 les adresses consécutive sont placé dans des bloc différents .
 Le nombre de blocs représente le degré d’entrelacement.

Sélectionner un mot dans une MC entrelacée
L’adresse est divisée en deux parties :

 Les bits de poids faibles pour sélectionner le bloc. Si on
dispose de n bloc , il faut prendre k bits tel que 2k>=n.
 Les bits de poids forts pour sélectionner le mot dans le bloc .
Adresse du mot N° bloc
35
17/10/2018

Mémoire entrelacée : Exemple
une mémoire entrelacée avec un degré d’entrelacement égale à 4,
un bloc est de taille de 4 mots
• 4 blocs et la taille d’un bloc est égale à 4 mots de 4 bits  taille de la mémoire est égale
à 16 mots de 4 bits.
•Il existe 4 blocs  2 bits de poids faibles pour la sélection du bloc A10
•Les bits de poids forts ( A32) pour sélectionner un mot dans un bloc.
•L’adresse 0000  bloc 0 ( bits poids faible 00)

•L’adresse 0001  bloc 1 ( bits poids faible 01)
•L’adresse 0010  Bloc 2
•L’adresse 0011  Bloc 3
•………..
•………..
0000 0001 0010 0011

0100 0101 0110 0111
1000 Bloc 0 1001 Bloc 1 1010 Bloc 2 1011 Bloc 3
1100 1101 1110 1111
R/W
Bloc 0
CS
D 30
D 30
4 bits
CS
Bloc 1
A10
D 30
CS Bloc 2
D 30
CS
Bloc 3
A32
2 bits
D 30
36
17/10/2018

Mémoires modulaires et entrelacées
La MC est divisée en plusieurs modules. Chaque module est divisé en n
Blocs ( n le degré d’entrelacement)
Pour sélectionner un mot :
 Il faut sélectionner le module ( bits de poids forts )
 Sélectionner le bloc dans le module ( bits de poids faibles )
 Sélectionner le mot dans le bloc ( les bits restant )
N° module adresse mot N° Bloc

Mémoires modulaires et entrelacées : Exemple
Réaliser une mémoire de 64 mots de 8 bits organisé en deux modules entrelacé ,
l’entrelacement se fait à l’intérieur ( D=2). En utilisant des circuits ( boîtiers ) de 16 mots de
8 bits.
La taille du bus d’adresses k= 6 ( 64=26)  A50

Le nombre de module m=2 , la taille d’un module est égale à 32 mots.
Le nombre de bits pour sélectionner un module est égale à 1 (A5).
Le nombre de blocs dans un module D=2  le nombre de bits nécessaire pour
sélectionner un bloc est égale à 1 (A0)
la taille d’un bloc est égale 16 mots  un circuit suffit pour réaliser un bloc
Le nombre de bits nécessaire pour sélectionner une mot dans le bloc est égale à 4 (A41)
37
17/10/2018
Module 0
CS Bloc 0
D 70
D 70
8 bits
M0
Bloc 1
CS
A5 M1
D 70
Module 1
B0 CS
A0 Bloc 0
B1
D 70
CS Bloc 1
A41
4 bits
D 70

La forme des mémoires centrales
La mémoire RAM se présente sous la

forme de modules (barrettes)
enfichables, ce qui facilite son extension
Toute barrette n'est pas compatible avec
toute carte mère
38
17/10/2018

Les Formats des de barrettes
Différents formats vive. Chaque format est reconnaissable par ses encoches particulières
Il existe différents formats de mémoire vive :
 RIMM (Rambus Inline Memory Module ) : 184 connecteurs (pins), capacité de 64 bits.
 DIMM (Dual In-line Memory Module) ): 168 connecteurs, capacité de 64 bits minimum.
Il s'agit du format le plus courant. Contrairement aux mémoires de type SIMM, les
mémoires DIMM possèdent des puces de mémoire de part et d’autre de la barrette.
 SIMM (Single In-line Memory Module) : mémoires avec 30 ou 72 connecteurs et d'une
capacité de 8 ou 32 bits. Ce format n'est plus utilisé depuis quelques années, on le
retrouve uniquement sur les vieux ordinateurs.
 SO DIMM (Small Outline Dual In-line Memory Module) ) : format de mémoire vive pour
les ordinateurs portables.

Les Types de barrettes
À côté du format de mémoire vive, on doit aussi différencier les types de barrettes mémoires :
 DRAM(Dynamic Random Access Memory ) : ancien type qui n'est plus utilisé, peut le retrouver
sur de vieilles machines.
 SDRAM( Synchronous Dynamic RAM) : se retrouvent sur les anciens ordinateurs. Elles ont un
format DIMM 168.
 DDR SDRAM(Double Data Rate Synchronous Dynamic RAM ) : se retrouvent sur les ordinateurs
d'entrée de gamme. Ce type est de moins en moins répandu. Les barrettes mémoires DDR sont
au format DIMM 184. Elles sont deux fois plus rapides que les barrettes SD RAM et ont une
fréquence allant de 100 à 275 MHz.
 DDR2 SDRAM : à sa sortie, ce type de mémoire était principalement installé dans les
ordinateurs haut de gamme, mais maintenant il s'agit d'un des types de mémoires les plus
utilisés. Les DDR2 sont au format DIMM 240 et sont deux fois plus rapides que les DDR SDRAM,
elles ont une fréquence de 200 à 533 MHz.
 DDR3 SDRAM : format DIMM 240. Elles sont deux fois plus rapides que les DDR 2 dans le
traitement des données, et ont une fréquence de 266 à 400 MHz.
 DDR4 SDRAM :type de barrette mémoire le plus récent, et ont une fréquence d'utilisation de
1 600 MHz pour la DDR4-3200
39
17/10/2018
Les Mémoires Mortes

les informations sont permanentes et l’utilisateur ne peut que les lires. On trouve dans
cette catégorie :
 ROM "Read Only Memory" (mémoire à lecture seule) est aussi appelée mémoire morte. Les
ROM sont programmées par leurs fabricants pour contenir des informations immuables telles
que les fonctions du BIOS. Il existe d'autre variantes:
 PROM "Programmable ROM" est une ROM qui peut être programmées à l'aide d'un graveur
de PROM. Une fois écrite, il est impossible d'en modifier le contenu.
 EPROM "Erasable PROM" est effaçable. Un autre contenu peut ensuite y être gravé à nouveau.
On efface ces mémoire en les laissant 10 à 20 minutes sous des rayons ultra violet. Le
composant possède une petite fenêtre qui permet le passage de cette lumière.
 EEPROM "Electricaly Erasable PROM" est une EPROM qui s'efface par des impulsions
électriques. Elle peut donc être effacée sans être retirée de son support.
 FEPROM "Flash EPROM" plus souvent appelée mémoire Flash est un modèle de mémoire
effaçable électriquement. Les opérations d'effacement et d'écriture sont plus rapides qu'avec
les anciennes EEPROM. C'est ce qui justifie l'appellation "Flash". Cette mémoire, comme les
autres ROM, conserve les données même quand elle n'est plus sous tension. Ce qui en fait le
composant mémoire amovible idéal pour les appareils photos numériques. Ces mémoires
sont non volatiles. Elles conservent les informations stockées même après coupure de
l’alimentation.
La Mémoire Cache
Organisation hiérarchique de la mémoire d’un ordinateur
Registres du processeur (au plus près du processeur)
Mémoire
Interne du
Cache (niveaux L1, L2, …)
Système
RAM (mémoire principale du système)
Disque dur fixe

Mémoire
Externe
Médias mobiles DVD, CD, bandes
(temps d’accès plus élevés)
 Cache: mémoire très rapide placée entre une unité rapide et une mémoire lente afin d’accélérer
les accès mémoire.
 La taille d’une cache est plus petite que la mémoire lente à laquelle est est branchée
 La cache contient des blocs de données plutôt que des données individuelles.
40
17/10/2018
La Mémoire Cache
 Pour améliorer les performances :
• Garder au plus près du processeur (en cache), les accès récents
• De manière à accéder le moins possible à la mémoire externe
mots blocs
Processeur Cache Mémoire principale (RAM)
1 mot = plusieurs bits (dépend des ordinateurs)

1 bloc = plusieurs mots (dépend des ordinateurs)
 La mémoire cache est une copie de certaines parties de la mémoire principale

 Lorsque le processeur tente de lire un mot, il vérifie auparavant s’il ne se trouve pas déjà dans le
cache.
 L’accès aux mots est ainsi plus rapide
 Si le mot ne se trouve pas dans le cache, on copie d’abord le bloc dans le cache
 Puis le cache donne l’accès au mot au processeur
  il est fort probable que lorsqu’on souhaite accéder à un mot d’un bloc, on souhaite accéder
aux informations environnantes de ce mot dans le bloc
La Mémoire Cache
hiérarchie de caches
 Le cache doit être suffisamment grand pour stocker toutes les données nécessaires
 Le cache doit être suffisamment réduit pour permettre d’accéder aux informations rapidement
Cas de Intel Core i7 Une hiérarchie de cache à 3 niveaux
 Chaque cœur a :
• Un cache interne L1 pour les instructions
• Un cache interne L1 pour les données
• Un cache interne L2 instructions et données
 Un cache interne L3 commun pour les 4 cœurs
41
17/10/2018
La Mémoire Cache
Remplacement des blocs dans le cache
 Il existe différents algorithmes
 Du plus efficace au moins efficace :
• Moins récemment utilisé(LRU : Least Recently Used)
• Premier entré premier sorti(FIFO : First In First Out)
• Moins fréquemment utilisé(LFU : Least Frequently Used)
• Remplacement aléatoire
Contrainte du remplacement des blocs du cache

 Si le bloc à remplacer a été modifié  reporter la modification en mémoire principale
 Accès concurrents directs la mémoire principale
• Par un module E/S
• Par un autre processeur parallèle (cas des multiprocesseurs)
  chaque processeur a son propre cache
  penser à reporter la modification dans les autres caches
  un bit du cache sert à spécifier la modification d’une ou plusieurs données
Les Mémoires de masse

Mémoires de masse, ou mémoire auxiliaires ou secondaires :
 supports de stockage et d'enregistrements des informations d'une
manière permanente indépendamment de la mémoire centrale de
l'ordinateur.
 permet de stocker une grande quantité d’informations
 Accessibles à l'utilisateur en Lecture et Écriture
 Non volatile, capable de retenir les informations hors ou sous tension
 ont une grande capacité de stockage.
42
17/10/2018

Caractéristiques des mémoires de masse
 Nature du support: Magnétique, optique, mémoire flash
 Capacité de stockage exprimé en Giga Octet(109 octets) voir Téra
Octet(1012 octets)
 Type d’accès: séquentiel, direct
 Temps d’accès aux informations
 Débit de transfert des informations
 Coût initial d'acquisition ; coût par information ; coût d'usage
 Durée de vie des informations stockées.

Utilisations principales
 Installation des logiciels et conservation de leurs paramètres d'utilisation : on
installe généralement le système d'exploitation et les applications sur
le disque dur de l'ordinateur sur lequel on veut les utiliser.
 Conservation des informations entre séances de travail : on enregistre ses
données personnelles dans des fichiers sur disque dur.
 Sauvegarde de sécurité : backup sur bande magnétique, disque optique, etc. ;
 Transfert d'informations : vente de logiciels sur CD-ROM ou DVD_ROM, etc.
43
17/10/2018
Disque dur
 Le disque dur ou Hard Disk Drive est une mémoire de masse magnétique.
 Le disque dur est composé d’ un ou plusieurs plateaux métalliques circulaires

dont l’une ou les deux surfaces sont recouvertes d'un fin film magnétique
 Le film magnétique est composé de grains d'oxyde magnétisable et c'est le fait

que certaines zones du film conservent ou non un champ magnétique, qui
représente la présence d'un bit à 0 ou bien à 1
Disque dur
Différents éléments d’un disque dur
Carte
44
17/10/2018
Disque dur
Structure et fonctionnement d’un disque dur
Un disque dur est composé de plusieurs plateaux superposés, tournant autour
d’un même axe
Disque dur
Composition
 1. Plateau (“platter”): c'est le support de l'information. Il conserve
physiquement les données. Sur les disques durs de grande capacité, on trouve,
en général, plusieurs plateaux.
 2. Tête de lecture (“head”): lit et écrit les données au fur et à mesure que le
disque tourne. Chaque plateau possède deux têtes de lecture.
 3. et 4. Blocs de données (“block”): les données d’un disque dur sont contenues
par blocs de bits. Représentent la quantité minimale de données pouvant être
lues ou écrites.
 5. Piste (“track”): zone concentrique sur laquelle figurent les données d'un
fichier. Chaque piste est divisée en secteurs.
 6. Secteur (“sector”): division logique d'une piste. On stocke un bloc par piste
par secteur.
• Un cylindre (“cylinder”) est formé de l’ensemble des pistes pour un rayon donné
de tous les plateaux
45
17/10/2018
Disque dur
Composition
Exemple : 63 cylindres * 255 têtes * 10 011 secteurs * 512 octets/secteur

= 82 343 278 080 octets soit 76,688 Gio (ou 82,343 Go).
Les mémoires flash

 constituée de semi-conducteurs, au même titre que la mémoire vive (Ram)
 non volatile, conserve les données même sans alimentation électrique. cartes
mémoires des appareils photo numériques, téléphones portables, clés USB, ... en
résumé, tous les appareils nomades en sont équipés.
 permet la modification de plusieurs espaces mémoires en une seule opération. Il est
plus rapide lorsque le système doit écrire à plusieurs endroits en même temps.
 Taille très petite : une puce prend bien moins de place qu'un disque mécanique
 moindre consommation en énergie
 temps d'accès est bien moins élevé.
 La technique flash se décline sous deux principales formes : flash NOR et NAND, selon
le type de porte logique utilisée pour chaque cellule de stockage.
 On estime qu'une mémoire flash peut supporter jusqu'à 100 000 écritures et
effacements, selon la qualité de l'oxyde utilisé pour la grille.
46
17/10/2018
Les mémoires flash

Les disques durs SSD (Solid State Drive)
 sont des mémoires non-volatiles (ou volatiles avec batteries) qui ont un accès très
rapide en lecture.
 la mémoire d’un SSD est de type « flash », ce qui signifie que les données sont inscrites
dans de petites cellules de mémoire au sein d’une puce
 Les données sont aussi stockées en bloc, tout comme un disque dur magnétique.
SSD 2,5 pouces mini-SATA

SSD 2,5 pouces PCIe Vu interne
Les mémoires flash

Carte mémoire
dispositif de stockage de données numériques (appareils photo numériques, de jeux vidéo,
musique MP3, smartphone , données,..)
Différentes cartes
 carte SD(Secure Digital). la plus répandue et offre une capacité
maximale de 2To(SDXC) ;
 carte CF (CompactFlash). Abandonnée dans l’usage grand public,
privilégiée par les professionnels. Capacité maximale 137 Go jusqu’en MiniSD et adaptateur
2010, mais les spécifications CF5.0 permettent de porter cette capacité
théorique à 144 pétaoctets (1015 ), grâce à un adressage sur 48 bits;
 La carte MS(Memory Stick). Capacité maximale 32 Go fin 2016. Elle est
surtout utilisée par les appareils photos Sony. Il y en a plusieurs
variantes (Pro duo, micro...);
 La carte xD(XD-Picture Card). Capacité maximale 2 Go en septembre Carte SDHC
2006. Elle est surtout utilisée par les appareils
photos Olympus et Fujifilm ;
 La carte SM(SmartMedia Card) (Olympus et Fuji), très mince, d'une
capacité maximale de 128 Mo, est abandonnée ;
 La carte MMC(MultiMedia Card), Capacité maximale 512 Go ;
 La carte PCMCIA, d'un gabarit plus important, se connectant
directement sur le port PCMCIA des ordinateurs portables. Carte SDHC
47
17/10/2018
Les mémoires flash

Les clés USB
 Les clés USB sont à base de mémoire flash
 Les clés les plus rapides sont en USB 3
 Il en existe de toutes capacités (de 1 à 256 Go) et de toutes formes, du bâtonnet sobre à la
brique de Lego, en passant par la forme d’une véritable… clé. Bref, il y en a pour tous les
goûts, même les plus kitchs.
Les disques optiques

 les CDROM [Compact Disk Read Only Memory], sont basés sur une technologie semblable à
celle des compacts disques audionumériques : un détecteur reçoit et mesure l'énergie d'un
rayon laser de faible puissance réfléchie sur la surface d'aluminium. Les "trous" dans le support
et les "zones sans trous" entraînent des différences de réflectivité. Un CDROM contient environ
700 Mo.
 les DVD [Digital Versatile Disk] ressemblent aux CDROM, mais densité d'écriture nettement
supérieure. Son utilisation est multiple ainsi que ses appellations : DVD- Vidéo, DVD-ROM, DVD-
Audio, DVD-R (enregistrable une fois) et DVD- RAM ou DVD-RW (réinscriptible à volonté).
Extérieurement, il a la même taille qu'un CD (12 cm) mais peut contenir jusqu'à 17 GB.
48
17/10/2018
Entrées-Sorties
 Les ordinateurs sont utilisés pour traiter et stocker des informations.

Nous avons jusqu’ici décrit le fonctionnement du processeur et la
mémoire. Nous allons maintenant étudier comment un ordinateur
peut échanger de l’information avec son environnement; ces
échanges d’informations sont nommés entrées/sorties
 Le point commun entre tous les périphériques d’entrée est qu’ils

convertissent l’information qu’ils récupèrent de l’extérieur en
données numériques compréhensibles par l’ordinateur.
 A l’inverse, les périphériques de sortie décodent l’information

numerique fournie par l’ordinateur afin de la rendre utilisable par
l’utilisateur.
 Les entrées/sorties sont assurées par les interfaces E/S
Les Entrées sorties

 Les périphériques sont raccordés à l'ordinateur par l'intermédiaire
de cartes de contrôle
 L 'ordinateur est généralement constitué d'un châssis supportant

la carte mère et divers emplacements (slots) libres sur le bus
reliant l'UC aux périphériques.
 Il y a une carte E/S dédié à chaque périphérique. Chaque carte lui

correspond un module E/S qui a pour fonction:
 Contrôler et coordonner les flux de données
 Communiquer avec le processeur et les périphériques
• Décoder les signaux électriques (imprimante),
• États des périphériques (très lents)
 Mettre en mémoire tampon des données (lenteur des périphériques)
 Détecter les erreurs, dysfonctionnements et pannes
49
17/10/2018

Gestion des entrées-sorties
 La liaison programmée
 Les entrées-sorties pilotées par les interruptions
 L’utilisation d’un dispositif permettant des accès directs à la mémoire,
DMA(Direct Memory Access)

La liaison programmée
 Échange de données processeur / module E/S
 Le programme contrôle totalement l’opération durant toute sa durée
 il doit attendre la fin de l’opération
 perte de temps
 Un module E/S peut recevoir 4 types de commandes du processeur :
• Control
Active le périphérique et lui indique ce qu’il doit faire
• Test
Teste les différentes conditions d’état (alimenté, prêt, …)
• Read
Lecture des données du périphérique et placement le tampon du module E/S
• Write
Transmission d’une données provenant du processeur au périphérique via le
bus système
50
17/10/2018

Les entrées-sorties pilotées par les interruptions
 Le processeur émet une commande

 Puis exécute un autre travail
 Quand le module E/S a traité la commande, il émet une requête de service
 Le processeur interrompt son travail
 Les interruptions peuvent venir de plusieurs modules

• quel module a envoyé quelle interruption ?
• ordonner les interruptions qui arrivent en même temps
• priorités affectées aux périphériques

Les entrées-sorties pilotées par les interruptions
 Du point de vue du module E/S :
• Entrée : réception d’une commande du processeur
• Lecture des données du périphérique
• Écriture de la donnée dans le tampon (registre de données)
• Interruption transmise au processeur (via ligne de contrôle du bus système)
• Attente que le processeur réclame la donnée
• Le module place la donnée sur le bus
 Du point de vue du processeur
• Émission d’une commande
• Exécution d’une ou plusieurs tâches
• À la fin de chaque cycle d’instructions, test des interruptions
• S’il y a une requête, il sauvegarde le contexte du programme en cours
• Stockage des données transmises dans la mémoire interne
• Restauration du contexte du programme interrompu
51
17/10/2018

Les accès directs à la mémoire
 Les E/S gérées par interruption demandent néanmoins une intervention active du
processeur
 Le transfert des données doit passer par le processeur
• Le débit de transfert est donc limité par la vitesse à laquelle le processeur teste et sert
un périphérique
• Le processeur est occupé à gérer chaque transfert E/S
• l’accès direct à la mémoire est utile pour le transfert de gros volumes de données
 implique un module supplémentaire sur le bus système : le module DMA(Direct Access
Memory)
• S’octroie le contrôle du système pour transférer les données vers et depuis la
mémoire en passant par le bus système
 Quand le processeur veut lire ou écrire un bloc de données
• Il émet une commande vers le module DMA
• Il continue ensuite son autre tâche
• Le module DMA transfert le bloc en volant des cycles de bus au processeur
 simple ralentissement du processeur
• Lorsque le transfert est terminé, il envoie un signal d’interruption au rocesseur
 Chaque contrôleur qui pilotent les périphériques et gèrent les accès au bus
 Si un contrôleur lit ou écrit directement en mémoire il fait un Direct Acces Memory (DMA)
52

Langue

Architecture de Base D'un Ordinateur Premiere Partie

Transféré par

Informations du document

Titre original

Copyright

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Architecture de Base D'un Ordinateur Premiere Partie

Titre original :

Transféré par

Droits d'auteur :

17/10/2018

Cours Architecture des ordinateurs

Ecole Supérieure de Technologie Université Mohammed

1ère année DUT 2018-2019 Semestre 1

La structure d'un ordinateur

L’architecture de base de la plupart des systèmes à microprocesseur

Les différents organes du

Architecture de Von Neumann

■ Cette architecture est caractérisée par un processeur et

■ Les instructions et les données sont stockées dans la mémoire.

■ L'efficacité d'un ordinateur est directement liée au débit des

Communication avec l'extérieur

■ Pour une machine aussi simple il existe au moins trois

Interface directement Interface connectée au bus commun:

reliée au processeur le processeur s'adresse à la mémoire

Interface vue par le processeur

 De cette façon le processeur et l'interface peuvent chacun

le bus système permet au

Date Nombre de Finesse de gravure ( en µm) Fréquence Largeur de MIPS

• Opérations arithmétiques : ADD(+), SUB(-

OV: Bit de débordement

Jeu d’instructions: Format d’instruction

 L’instruction est composée de deux champs :

Code opération opérandes

 La taille d’une instruction dépend du type de l’instruction et du type de

Jeu d’instructions: Exemple d’instruction

La taille de l’instruction est grand  Pratiquement il n’existent pas d’instruction de ce type.

 Instruction à deux opérandes: Il faut préciser le premier opérande et le deuxième

Exemple: ADD A,B, C ADD A B B A+B

 Instruction à un opérande: il faut préciser uniquement le deuxième opérande. Le

Exemple ADD B ADD B ACC  ACC+B

Ce type d’instruction est le plus utilisé.

Jeu d’instructions: Mode d’adressage

Code opération opérandes

 Le mode d’adressage définit la manière dont le processeur va accéder à l’opérande.

 Le code opération comporte un ensemble de bits pour indiquer le mode

Jeu d’instructions: Mode d’adressage

 ADRESSAGE IMMÉDIAT : La valeur de l’opérande existe dans le champ opérande de

Si le registre accumulateur contient la valeur 200 alors après l’exécution son

 ADRESSAGE DIRECT : Le champs opérande contient l’adresse de l’opérande

Exemple : ADD 150 ACC  ACC+ (150)

Jeu d’instructions: Mode d’adressage

 ADRESSAGE INDIRECT :Le champs opérande contient l’adresse de l’adresse de

Jeu d’instructions: Mode d’adressage

 ADRESSAGE RELATIF :Le champs

Cycle d’exécution d’une instruction

Le traitement d’une instruction peut être décomposé en quatre phases

Cycle d’exécution d’une instruction:

Cycle d’exécution d’une instruction:

Cycle d’exécution d’une instruction:

Passer à l’instruction suivante

NOTION D’ARCHITECTURE RISC ET CISC

Actuellement l’architecture des microprocesseurs se composent de deux

NOTION D’ARCHITECTURE RISC ET CISC

Actuellement l’architecture des microprocesseurs se composent de deux

Comparaison architectures RISC ET CISC

Un microprocesseur à architecture RISC est, en général, plus puissant: la durée

PERFORMANCES D’UN MICROPROCESSEUR

Les processeurs multicoeurs

Les processeurs multicoeurs

Les processeurs multicoeurs

 LES PROCESSEURS INTEL UTILISÉS ACTUELLEMENT:

 Bit : un bit est l’élément de base pour la représentation de l’information .

Si une mémoires perd sont contenu ( les informations ) lorsque la