Académique Documents
Professionnel Documents
Culture Documents
COLOMBIA
SEDE SECCIONAL SOGAMOSO
ESCUELA DE INGENIERIA ELECTRONICA
LABORATORIO DE ELECTRONICA III
Abril 20 de 2012
, despejando, RE = 163.16
Se aproxima a 160Ω.
, despejando, RE = 100
[ ]
[ ]
Ahora se prosigue a diseñar la tercera etapa, que
será un E.C. sin Bypass, para esto se tiene:
C
y se aplican las ecuaciones,:
VDD
C J2N5485
J1
VIN
R1
R17
RS Donde ω=2*π*f, y Z es la impedancia
CS
equivalente que ve C en paralelo.
5. ANÁLISIS DE RESULTADOS
0
Fig. 4. Etapa Source Común. Las tablas con los resultados y sus errores se
encuentran adjuntas al final del documento en
Los parámetros importantes del J-FET son IDSS y
la sección de los anexos.
VGSoff, estos parámetros se miden
experimentalmente y se obtiene para este caso la Experimentalmente se obtiene una ganancia
Tabla 04. de 65.8 y de 62 en otra medición, las cuales
son cercanas a la ganancias de diseño, hay
Tabla 04: IDSS y VGSoff del J-FET.
un error máximo del 6 % aproximadamente,
VGSOFF IDSS esto se debe al porcentaje de error de los
-3,60E+00 8,40E-03 diferentes elementos, a cambios térmicos, así
como de las mediciones experimentales de
Con estos valores se asume , y para los parámetros de los transistores, al cambiar
establecer la IDQ, se usa la siguiente expresión: los transistores por otros similares, se
observa un ligero pero notorio cambio en la
; ganancia y en el punto de operación, además
el buen comportamiento del amplificador
De la Ecuación De Shocley: obedece a un buen acople de impedancias.
6. PREGUNTAS
[ ] ,
a. ¿Cómo está conformado el modelo
Para calcular la transconductancia se usa la ecuación: hibrido H para trabajar a altas
frecuencias? ¿cuáles son las diferencias
[ ] y similitudes con el modelo usado en
estas prácticas?
Se despeja ZL a través de la ecuación:
9. BIBLIOGRAFIA
BOYLESTAD, Robert L. Electrónica: Teoría de
Circuitos. Editorial Prentice Hall, 1995.
100mV
50mV
0V
-50mV
-100mV
0s 5ms 10ms 15ms 20ms 25ms
V(V2:+) V(R1:2)
Time
(17.528m,1.113)
0.8V
(12.528m,99.985m)
0.4V
0V
-0.4V
-0.8V
-1.2V
0s 5ms 10ms 15ms 20ms 25ms 30ms
V(V4:+) V(C3:2)
Time
(12.528m,99.985m)
400mV
0V
-400mV
-800mV
0s 5ms 10ms 15ms 20ms 25ms 30ms
V(V6:+) V(R10:2)
Time
120mV
80mV
40mV
(2.5280m,99.985m)
-0mV
(2.4280m,-101.524m)
-40mV
-80mV
-120mV
0s 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 1
V(V8:+) V(R17:2)
Time
4.0V
(2.5280m,99.985m)
(7.4280m,6.6074)
0V
-4.0V
-8.0V
0s 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms 20ms
V(V10:+) V(C7:2)
Time
*Nota: En la imagen anterior se ven las señales en fase, esto se debe a que en la configuración de canal de
una de las sondas se encontraba habilitada la herramienta de inversión de la señal.
80
60
(3.1623K,66.000)
40
20
0
1.0Hz 3.0Hz 10Hz 30Hz 100Hz 300Hz 1.0KHz 3.0KHz 10KHz 30KHz 100KHz 300KHz 1.0MHz 3.0MHz 10MHz
V(VOUT) / V(VIN)
Frequency
Tabla A2: Error entre los parámetros medidos y simulados para el par Darlington:
PARAMETROS HIBRIDOS TIP 41C
PARAMETRO EXPERIMENTAL SIMULADO ERROR (%)
HFE 1,244E+04 1,266E+04 1,737E+00
HIE 1,356E+03 1,336E+03 1,497E+00
HRE 3,782E-03 0,000E+00 3,782E-01
HOE 2,770E-04 2,700E-04 2,592E+00
Tabla A3: Error entre las ganancias por etapas y total medidas y simuladas:
ETAPA AV SIMULADA AV EXPERIMENTAL ERROR (%)
CC 1,000E+00 9,820E-01 1,800E+00
ECSB1 1,100E+01 1,140E+01 3,636E+00
ECSB2 6,000E+00 6,000E+00 0,000E+00
JFET 1,000E+00 9,500E-01 5,000E+00
AMPLIFICADOR 6,600E+01 6,580E+01 3,030E-01