Vous êtes sur la page 1sur 31

REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE

Ministère de l’Enseignement Supérieur et de la Recherche Scientifique


Centre universitaire de Tipaza

Institut des Sciences


Département d’Electronique

Mémoire de Fin d’Etudes

En vue de l’obtention du diplôme de License

En Electronique

Thème

Générateur de fonctions analogique et numérique

Présenté par :

 BOUKERDOUN HAITHEM
 AGUENAROUS MOHAMED IHAB
 BOUABDALLAH AIMENE
 FRIDI IMAD EDDINE

Proposé et encadré par :

 BENDIB Douadi MCB C.U. de Tipaza

Année universitaire 2019-2020


Sommaire

Contenu
Introduction générale..............................................................................................................................1
Chapitre 01 : Générateur de fonctions analogique..................................................................................2
I.1 Introduction.......................................................................................................................................2
I.2 Génération de la fonction sinusoïdale...............................................................................................2
I.2.1 Principe de l’oscillateur en pont de Wien...................................................................................2
I.2.1 Simulation de de l’oscillateur en pont de Wien.........................................................................4
I.2.2 Autres méthodes pour générer la fonction sinusoïdale...............................................................4
I.3 Génération de la fonction triangulaire...............................................................................................6
I.3.1 Principe......................................................................................................................................6
I.3.2 Simulation..................................................................................................................................6
I.3.3 Autres méthodes pour générer la fonction triangulaire...............................................................7
I.4 Conclusion......................................................................................................................................10
Chapitre 02 : Circuit FPGA et VHDL..................................................................................................11
II.1 Introduction...................................................................................................................................11
II.2 La logique programmée…………………………………………………………………………...11
II.2.3 Presentation des circuits FPGA……………………………………………………..12

II.2.4 Présentation de VHDL……………………………………………………………...16

II.3 ISE Xilinx & Modelsim………………………………………………………………….21

Chapitre 03 : Générateur de fonctions analogique à base du FPGA.....................................................22


III.1 Introduction..................................................................................................................................22
III.2 Code VHDL de Générateur de fonctions analogique....................................................................22
III.3 Simulation de VHDL du générateur de fonctions analogiques.....................................................25
Conclusion générale :...........................................................................................................................26
Bibiliographie.......................................................................................................................................27
Introduction générale

Introduction générale

Le générateur de fonction est un dispositif électronique permet générer des signaux de


formes différentes (sinusoïdale, triangulaire et carre …) Les générateurs de fonctions ont
évolué grâce au développement de la microélectronique et l'informatique, dans ce contexte, on
propose system électronique d'un générateur des fonctions analogiques et numérique basées
sur FPGA (Field Programmable Gâte Arras), nous le ferons en trois chapitres.

D'abord, Il existe des nombreuses façons de créer un générateur de fonctions, analogiques


ou numérique, dans ce chapitre nous allons expliquer de nombreuses façons différentes pour
générer des signaux sinusoïdaux et triangulaires à l'aide de plusieurs circuits électroniques.

Ensuite, Le FPGA avec ses grandes capacités d'intégration, sa facilité de manipulation et de


contrôle en fait une bonne base pour la construction d'un projet électronique, et à partir de
cela, nous présenterons d'abord la structure interne de le FPGA et la langue VHDL que nous
utilisons pour écrire l'algorithme sur la carte FPGA, et nous avons également besoin
d'simulateurs et de logiciel de compilation nécessaire pour vérifier et montrer les résultats

Enfin, à partir de le travail dans les deux chapitres précédents en va créer un algorithme de
langage VHDL pour générer des signaux "sinusoïdale et triangulaire" dans la carte FPGA et
voir également leur simulation

1
Chapitre 01

Chapitre 01 : Générateur de fonctions analogique

I.1 Introduction
Un générateur de fonctions de fréquence est un appareil qui génère différents types de
signaux (sinusoïdal, carré, triangulaire)

De plus, il est permis de contrôler la fréquence et l'amplitude de chaque fonction et peut


être réalisé de différentes manières en utilisant plusieurs circuits électroniques, comme nous le
verrons dans ce chapitre.

I.2 Génération de la fonction sinusoïdale


La génération de la fonction sinus se fait par plusieurs méthodes, la plus connue est celle
basée sur l’oscillateur en pont de Wien.

I.2.1 Principe de l’oscillateur en pont de Wien


Un oscillateur est un dispositif instable générant un signal périodique à des fréquences bien
définies. Un oscillateur est un montage électronique permettant d’obtenir un signal alternatif à
partir de la tension continue des sources qui servent à polariser les composants actifs des
montage ‘’aop’’

//A(P)*B(P)//=1 cétraire d’illation avec : ‘’P=J ω’’

Figure 01 : Principe de l’oscillateur

L’amplitude des illation et limites par saturation des composants.

2
Chapitre 01

Dans la pratique la condition d’accrochage est obtenue pour //A(P)*B(P) // légèrement


supérieur a ’1’

Figure 02 : montage oscillateur a pnt de wien

3
Chapitre 01

I.2.1 Simulation de de l’oscillateur en pont de Wien

Figure 03 : Schéma de simulation de l’oscillateur en pont de Wien

Figure 04 : les graphes des simulation de l’oscillateur en pont de wien

I.2.2 Autres méthodes pour générer la fonction sinusoïdale


I.2.2.1 Déphaseur :

4
Chapitre 01

Figure 05 : circuit l’oscillateur a dephasage

L'oscillateur à déphasage (ou phase-shift) est un oscillateur produisant un signal "sinusoïdal".

Il se compose d'un amplificateur inverseur de gain A = −R2 / R dont la boucle de contre-


réaction contient un filtre déphasant le signal de 180° pour la fréquence des oscillations.
Comme filtre on utilise trois cellules RC identiques.

Le calcul de la fonction de transfert est un peu compliqué car il faut tenir compte du fait que
chaque cellule constitue une charge non infinie pour la cellule précédente.

On obtient= (1) / [(1-5/x2) +j((1/X3) -(6 /x)] avec x = RC

On peut consulter les courbes de gain et de phase du filtre RC à trois cellules dans cette page.

Pour ω0 le gain est voisin de −30 dB.

Il faut noter une particularité du circuit : La résistance R placée entre le point A et l'entrée
inverseuse de l'AOP joue deux rôles. C'est la résistance d'entrée et c'est aussi la résistance de
la troisième cellule de filtrage. En effet l'AOP fonctionnant en régime linéaire avec l'entrée +
à la masse, l'entrée inverseuse est une masse virtuelle.

** Pour R2 il faut prendre une résistance ajustable réglée pour obtenir des oscillations avec
une distorsion minimale. Si R2 est trop faible, il n'y a pas d'oscillation et si elle est trop
grande, l'AOP sature.

5
Chapitre 01

** Il n'est pas indispensable d'utiliser trois cellules identiques mais le calcul de la fréquence
d'oscillation devient très lourd.

I.2.2.2 Colites :

Figure 06 : circuit l’oscillateur colites

Le schéma suivant se base sur un transistor NPN monté en polarisation par base commune. Sa
fréquence est d'environ 50 MHz.

L'usage d'un transistor bipolaire est un exemple, un JFET ou MOSFET peut convenir, du
moment qu'il possède une bande passante suffisante.

La fréquence parfaite d'oscillation est donnée par la formule suivante :

Il existe une version simplifiée (Attention, C’est en µF, L en µH et f en MHz !) :

I.3 Génération de la fonction triangulaire


3.1. PRINCIPE :

Les ondes triangulaires sont une forme d'onde périodique non sinusoïdale de forme
triangulaire. La caractéristique la plus importante d'une onde triangulaire est qu'elle a des
temps de montée et de descente égaux tandis qu'une onde en dents de scie a des temps de
montée et de descente différent.

3.2. SIMULATION :

L'onde triangulaire peut être générée à l’aide d’un circuit intégré NE555 temporisé, 2
résistances et deux condensateurs forment

6
Chapitre 01

Le circuit intégré est connecté dans un circuit oscillateur à onde carrée astable à cycle de
fonctionnement de 50%.

La sortie à onde carrée est envoyée de la broche 3 du CI à un circuit de mise en forme RC.

Lorsque la sortie à onde carrée du 555 devient élevée, C2 commence à se charger via R2 et la
tension aux bornes de C2 augmente tant que la sortie reste élevée. Lorsque la sortie du circuit
intégré redescend, C2 commence à se décharger via R2, réduisant la tension C2 tant que la
sortie reste faible. La forme d'onde résultante sur C2 prend la forme d'un triangle. La
meilleure linéarité de la forme d'onde est obtenue lorsque R2 et C2 sont rendus aussi grands
que possible. Avec les valeurs des composants indiquées, la sortie crête à crête est de 0,5 V à
une fréquence d'environ 200 Hz.

Figure 07 : schéma d’un cercuit IC 555 temporisé

I.3.3 Autres méthodes pour générer la fonction triangulaire


I.3.3.1 Principe
Pour générer des ondes triangulaires, nous avons besoin d'une onde d'entrée. Dans ce projet,
nous utilisons des ondes carrées pour l'entrée. Comme les ondes triangulaires, les ondes
carrées ont des temps de montée et de descente égaux, il est donc plus pratique de les
convertir en une forme d'onde triangulaire.

Les principales parties de ce projet sont. Un générateur d'ondes carrées 2. Un intégrateur qui
convertit les ondes carrées en ondes triangulaires.

I.3.3.2 Simulation
Le circuit utilise un générateur d'ondes carrées basé sur pampa pour produire l'onde carrée et
un intégrateur basé sur pampa pour intégrer l'onde carrée. Le schéma de circuit est illustré
dans la figure ci-dessous.

7
Chapitre 01

Figure 08 : circuit d’onde triangulaire

Le générateur d'onde carrée est basé sur un ampli op uA741 (IC1). La résistance R1 et le
condensateur C1 déterminent la fréquence de l'onde carrée. Les résistances R2 et R3 forment
une configuration de diviseur de tension qui renvoie une fraction fixe de la sortie à l'entrée
non inverseuse du CI.

Initialement, lorsque l'alimentation n'est pas appliquée, la tension aux bornes du condensateur
C1 est de 0. Lorsque l'alimentation est activée, le C1 commence à se charger à travers la
résistance R1 et la sortie de l'ampli op sera élevée (+ Vcc). Une fraction de cette haute tension
est renvoyée à la broche non inverseuse par le réseau de résistances R2, R3. Lorsque la
tension aux bornes du condensateur de charge est augmentée jusqu'à un point, la tension au
niveau de la broche inverseuse est supérieure à celle de la broche non inverseuse, la sortie de
l'ampli op oscille jusqu'à saturation négative (-Vcc). Le condensateur se décharge rapidement
à travers R1 et recommence à se charger dans le sens négatif à travers R1. Maintenant, une
fraction de la sortie haute négative (-Vcc) est renvoyée à la broche non inverseuse par le
réseau de rétroaction R2, R3. Lorsque la tension aux bornes du condensateur est devenue si
négative que la tension à la broche inverseuse est inférieure à la tension à la broche non
inverseuse, la sortie de l'ampli op revient à la saturation positive. Maintenant, le condensateur
se décharge à travers R1 et commence à se charger dans le sens positif. Ce cycle se répète
dans le temps et il en résulte une onde carrée oscillant entre + Vcc et -Vcc en sortie de l'ampli
op.

Si les valeurs de R2 et R3 sont égales, alors la fréquence de l'onde carrée peut être exprimée
en utilisant l'équation suivante :

F = 1 / (2,1976 R1C1)

La partie suivante du générateur d'onde triangulaire est l'intégrateur pampa. Au lieu d'utiliser
un simple intégrateur RC passif, un intégrateur actif basé sur pampa est utilisé ici. L'pampa IC
utilisé dans cette étape est également uA741 (IC2). La résistance R5 en conjonction avec R4
définit le gain de l'intégrateur et la résistance R5 en conjonction avec C2 définit la bande
passante. Le signal d'onde carrée est appliqué à l'entrée inverseuse de l'ampli op à travers la

8
Chapitre 01

résistance d'entrée R4. La partie intégrateur d'pampa du circuit est illustrée dans la figure ci-
dessous.

Figure 09 : La partie du générateur d'onde triangulaire

Supposons que le côté positif de l'onde carrée soit d'abord appliqué à l'intégrateur. En vertu du
condensateur C2 offre une très faible résistance à ce coup soudain dans l'entrée et C2 se
comporte quelque chose comme un court-circuit. La résistance de rétroaction R5 connectée en
parallèle à C2 peut être mise de côté car R5 n'a pour l'instant aucune résistance. Une quantité
importante de courant circule dans la résistance d'entrée R4 et le condensateur C2 contourne
tous ces courants. En conséquence, la borne d'entrée inverseuse (étiquetée A) de l'ampli op se
comporte comme une masse virtuelle car tout le courant qui y circule est drainé par le
condensateur C2. Le gain de l'ensemble du circuit (Xc2 / R4) sera très faible et le gain de
tension entier du circuit sera proche de zéro.

Après ce "coup de pied" initial, le condensateur commence à se charger et crée une opposition
au courant d'entrée traversant la résistance d'entrée R4. La rétroaction négative oblige l'ampli-
op à produire une tension à sa sortie afin de maintenir la masse virtuelle à l'entrée inverseuse.
Puisque le condensateur se charge, son impédance Xc continue d'augmenter et le gain Xc2 /
R4 continue également d'augmenter. Il en résulte une rampe à la sortie de l'ampli op qui
augmente à un taux proportionnel à la constante de temps RC (T = R4C2) et cette rampe
augmente en amplitude jusqu'à ce que le condensateur soit complètement chargé.

Lorsque l'entrée de l'intégrateur (onde carrée) tombe au pic négatif, le condensateur se


décharge rapidement à travers la résistance d'entrée R4 et commence à se charger dans la
polarité opposée. Maintenant, les conditions sont inversées et la sortie de l'ampli op sera une
rampe qui va vers le côté négatif à un taux proportionnel à la constante de temps R4R2. Ce
cycle se répète et le résultat sera une forme d'onde triangulaire à la sortie de l'intégrateur à A
Op.

9
Chapitre 01

I.4 Conclusion
Le générateur de fonction analogique complète remarquablement la famille de
générateurs de signaux haut de gamme de. Ce générateur convainc par les excellentes
caractéristiques qu’il présente malgré son faible encombrement et un prix attractif. Grâce à sa
vitesse de mesure élevée, il est parfaitement à l’aise en production également, ce qui en fait un
appareil polyvalent qui se situe au-dessus de la mêlée.

10
Chapitre 02  : Circuit FPGA et VHDL

Chapitre 02 : Circuit FPGA et VHDL

II.1 Introduction
Dans ce chapitre on va traiter la logique programmée, avec une concentration sur la famille
des circuits FPGA, et le langage VHDL. Ensuite on va présenter brièvement les outils utilisés
lors de développement des projets autours des circuits FPGA, à savoir ISE XIlinx et
Modelsim. Quelques circuits seront donnés à titre d’exemple.

II.2 La logique programmée

1- Introduction
Après la découverte des transistors.
Les scientifiques ont entamé une nouvelle génération sur des dispositifs logique appelé les
portes logique, il comprendre la mathématique booléenne 1 et 0, électriquement haut et bas
(High & low ).
Il y a 7 portes logique avec un travail différent. si nous incluons leur dans un circuit avec
quelques réflexions électroniques, nous pouvons créer des nouveaux circuits comme le
multiplexeur, le codeur et les bascules (Flip Flops) , les derniers peuvent également collecter
et faire des registres des compteurs. mais cela se limitait aux entreprises de fabrication.
ils ont donc fait des dispositifs pouvant être programmés par l'utilisateur appelé le dispositif
logique programmé ( programmable logic device ) PLD.

2- La logique programmée PLD

Une puce peut être programmée pour implémenter différentes fonctions logiques et nous
pouvons l'effacer électriquement.

il y a 3 types de PLD.

1/ Simple Programmable Device SPLD : Est fabriqué à partir de macro cellule chacune composée de
And-Or structure, la matrice And est les entrées de matrice OR.

Il existe 2 types de SPLD

 PLA Programmable Logic Array.


 PAL Programmable Array Logic.

2/ Complexe Programmable Device CPLD : Collection de SPLD interconnectés par multiplexeur ou


matrice de commutation.

11
Chapitre 02  : Circuit FPGA et VHDL

3/ Field Programmable Gate Array FPGA : Est constitué de blocs logiques et interconnecté avec des
commutateurs. Et programmé par un langage spécial.

PLD

SPLD CPLD FPGA

PLA

PAL

I- Presentation des circuits FPGA

1- Définition :

FPGA (Field Programmable Gate Arrays) est une matrice de blocs logiques
programmables et de blocs d'entrée de sortie programmables, ces blocs reliés par des
interconnexions configurables.

L'utilisateur peut le programmer comme son choix et le travail qu'il veut faire, peut
également être reprogrammé le FPGA un grand nombre de fois.

La bonne chose sur ce type de circuit est une grande flexibilité qui permet de réutiliser à
volonté dans les différents algorithmes en très peu de temps. à cause des blocs logiques
peuvent fonctionner en même temps et c'est l'opposé du CPU.

Comme nous parlons des algorithmes, pour programmer le FPGA, vous devez utiliser un
langage spécial appelé HDL (Hardware description language) et il y a 2 modèles VHDL &
VERILOG.

Il y a beaucoup de fabricants de FPGA mais les plus connus sont xilinx et Altera et
chacun a son architecture spécifique et différente entre les autres.

De nos jours le développement FPGA augmente de jour en jour

12
Chapitre 02  : Circuit FPGA et VHDL

2- Architecture de FPGA

Parce qu'il y a beaucoup d'architectures, nous aimons parler de la généralité seulement

L'architecture de FPGA décrit sur 3 choses :

 Blocs logique programmée CLB

 Blocs d’entrées sorties programmée IOB

 Les interconnexions configurables

Blocs logique programmée :

Le bloc logique généralement composé de la LUT (Look-Up Table) et de la bascule D. la


fonction du LUT est de stocker la table de vérité de toute fonction combinatoire pouvant être
implémentée sur la cellule avec n entrées et 1 sortie, La bascule D permet de mémoriser un
état ou de synchroniser un signal, et un multiplexeur pour acheminer la logique à l'intérieur du
bloc et externe

Il y a aussi de nombreux composants à l'intérieur du bloc logique pour bien fonctionner et


c'est la différence entre les architectures.

Blocs d’entrées sorties programmée :

Blocs d’entrées sorties est utilisé pour introduire des signaux dans la puce (entrée) ou
pour envoyer (sortie), c'est le moyen de communiquer avec l'extérieur. Il y a aussi des
résistances ( pull-up ) sur les sorties et parfois des résistances ( pull-down ) qui peuvent être
utilisées pour terminer les signaux sans nécessiter de résistances discrètes externes à la puce.

Les interconnexions configurables :

Les interconnexions sont composées en segment métallique, ces lignes utilisé pour
connecter les CLBs qui sont physiquement loin sur la puce aussi avec les IOBs. Bien sûr nous
ne devons pas causer un long retard (delay).

13
Chapitre 02  : Circuit FPGA et VHDL

Il existe 3 types d'interconnexion en fonction de la longueur et de la destination des liaisons


(réalisées par Xilinx).

Les interconnexions à usage général : La


matrice de commutation, une grille de 5 segments
métalliques verticaux et 4 segments horizontaux positionnés entre les rangées et colonnes des
CLBs et IOBs

Les interconnexions directes : Permettent


de connecter les CLB aux IOB mais en maniere direct ,
exmple une sortie d'un CLB 1 connecte a l'entrée de CLB 2, c'est Plus efficace en termes de
vitesse et d'occupation du circuit.

Les longues lignes : des segments métallisés parcourant toute la longueur et la largeur de CLB, de l'aide pour un
minimum de retard et d'éviter la multiplicité des points d'interconnexion.

3- Domaine d’utilisation de FPGA

 Calcul haute performance

 traitement numérique du signal DSP

 Boucles à verrouillage progressif

 Traitement vidéo et image

 Radars haut de gamme

 Bioinformatique

4- Avantages / Inconvinion

Les avantages :

 trop rapide
 commercialisation plus court
 traitement parallèle des données
 Application en temps réel

Les inconvénients :

 coût très élevé


 non optimisé pour la consommation d'énergie
 la programmation est difficile
 volatile
 logiciel de conception lente

14
Chapitre 02  : Circuit FPGA et VHDL

II.2.4 Présentation de VHDL

Comme nous l'avons dit, le FPGA a besoin d'un HDL (Hardware Discription Language)
pour être programmé, Nous aimons donc vous présenter le VHDL.

Définition :

le VHDL ou VHSIC HDL est un langage de description du matériel (Hardware description


language ) qui peut décrire le comportement et l'état des circuits et systèmes électroniques.
En 1980 le département de la défense des États-Unis a financé les chercheurs et a conduit à la
création du VHDL en 1985, puis il a normalisé et est devenu public pour les étudiants de
l'IEEE (Institute of Electrical and Electronics Engineers) en 1987.

les utilitaires de VHDL est qu'il permet la synthèse d'un circuit ou système dans un
dispositif programmable (PLD ou FPGA) par une structure spéciale.

La structure de VHDL code :

la structure de VHDL se divise en 3 étapes Library (Bibliothèque) ,Entity ( entité ) et


architecture.

Library (Bibliothèque) :
Bibliothèques est un magasin vous permet de créer des paquetages et des entités que vous
pouvez utiliser dans votre code VHDL.

Library Nom_de_bibiotheque ;

Use Nom_de_bibiotheque.Nom_de_ paquetages.partie_ de_paquetages ;

La plupart des gens utilisent la bibliothèque IEEE et le paquetage est std_logic_1164


et utiliser l'ensemble du package ALL

Entity (Entité) : Description générale du circuit sur les entrées et sorties.

ENTITY Nom_de_Entité IS
PORT (
Nom_de_port 1 : mode_de_signal
type_de_signal ;

Nom_de_port 2 : mode_de_signal
type_de_signal;

15
Chapitre 02  : Circuit FPGA et VHDL

...) ;

END Nom_de_Entité ;

mode_de_signal : entrée, sortie, entrée/sortie ou buffer.

type_de_signal : std_logic(bit) et std_logic_vector(bit_vector).

Architecture : l'architecture est la relation entre les entrées et les sorties.

ARCHITECTURE Nom_de_Architecture OF Nom_de_Entité IS

BEGIN

Instruction

END Nom_de_Architecture ;

Chaque entité peut avoir plusieurs architectures mais une seule architecture se rapporte à une
seule entité.

II.3 ISE Xilinx & Modelsim

Comme tout langage HDL, VHDL a besoin d'un compilateur ou un éditeur de texte peut
permettre à l'utilisateur d'écrire son code VHDL. il y a beaucoup de logiciels mais on préfère
utiliser le "ISE XILINX" fourni par la société Xilinx, aussi l'utilisateur aime simuler son code
avant intégré sur le circuit ou la carte FPGA, ici on peut parler du logiciel "ModelSim" car
cela nous donne ce gros travail.

1- ISE XILINX
Integrated Synthesis Environment Xilinx produit par la société Xilinx, en tant que
logiciel qui compile et analyse les codes HDL et implémenté sur votre carte FPGA et peut
également vérifier votre code.

16
Chapitre 02  : Circuit FPGA et VHDL

2- ModelSim

ModelSim est un logiciel de simulation HDL, peut fonctionner avec plusieurs langues
comme VHDL ou Verilog et peut être utilisé seul ou combiné avec d'autres logiciels
comme ISE Xilinx. Produit par Mentor Graphic

 Les étapes pour créer un code VHDL et shématique sur ISE Xilinx
sur ces étapes, nous allons traiter avec la bascule D comme exemple

A- Après avoir ouvert votre logiciel, créez un nouveau projet, nommé et choisissez votre
emplacement puis cliquez sur suivant (Figure 01). Suivez mes paramètres de projet et
cliquez sur suivant pour terminer (Figure 02)

Figure 01

17
Chapitre 02  : Circuit FPGA et VHDL

Figure 02

B- Cliquez sur nouvelle source (Figure 03), puis choisissez ‘‘VHDL Module’’ et nommez
votre fichier puis suivant (Figure 04), choisissez vos ENTRÉES / SORTIES (Figure 05)
vous pouvez écrire votre code VHDL.

Figure 03

Figure 04

18
Chapitre 02  : Circuit FPGA et VHDL

Figure 05

C- Après avoir écrit votre code VHDL, vous devez l'implémenter afin de cliquer sur le carré
rouge et d'attendre un certain temps car ISE xilinx vérifiera que votre code n'a pas d'erreur
(Figure 06)

Figure 06

19
Chapitre 02  : Circuit FPGA et VHDL

D- Pour voir votre schéma, cliquez sur l'onglet Tools > Schematic viewer > RTL (Figure 07),
cliquez sur OK , ajoutez votre fichier puis click on ‘Create Shematique’ (Figure 08),
(Figure 9)

Figure 07

Figure 08

20
Chapitre 02  : Circuit FPGA et VHDL

Figure 09

II.4 Conclusion

Comme indiqué dans le chapitre, nous avons fait de notre mieux pour vous faciliter le sujet
et expliquer le circuit FPGA et le langage VHDL ainsi que les logiciels utilisés ISE Xilinx et
Modelsim.

21
Conclusion générale

Chapitre 03 : Générateur de fonctions analogique à base du FPGA

III.1 Introduction

Dans ce chapitre, nous allons créer un générateur de fonctions analogiques dans la base FPGA
pour générer deux signaux analogiques « Sinusoïdal » et « Triangulaire », nous utiliserons un éditeur
ISE Xilinx avec le langage VHDL et une simulation avec ModelSim.

III.2 Code VHDL de Générateur de fonctions analogique

Dans ce titre, nous avons publié notre code VHDL de " Générateur de fonctions
analogique " avec quelques commentaires pour vous faire comprendre.

22
Conclusion générale

23
Conclusion générale

III.3 Simulation de code VHDL du générateur de fonctions analogiques

la simulation est le meilleur moyen de remplacer le travailler pratiquement, donc nous


utilisons le logiciel Modelsim.

C'est le résultat de la simulation dans Modelsim vous pouvez voir les sorties de signaux
Triangulaires et Sinusoïdaux.

24
Conclusion générale

25
Conclusion générale

Conclusion générale :

En conclusion, nous pouvons dire que le "" est un bon appareil qui a de nombreuses
utilisations dans le domaine électronique. grâce à la facilité de manipulation et de contrôle les
signaux

Et aussi la carte FPGA simplifie le travail que nous faisons. Tout ce travail peut être dans
un code du langage VHDL. Ce qui laisse beaucoup d'espace de développement électronique
pour construire des projets électroniques

Nous apprécions également les deux logiciels  « ISE Xilinx » , « ModelSim » qui


rendent nos performances excellentes.

26
Conclusion générale

27
Conclusion générale

Bibliographie

- Le logiciel de compilation ISE Xilink


https://www.xilinx.com/support/download.html

- Le logiciel de simulation Modelsim SE

https://www.mentor.com/company/higher_ed/modelsim-student-edition
- Autre source 

https://vhdlguru.blogspot.com/2015/04/triangular-wave-generator-in-vhdl.html
https://www.doulos.com/knowhow/vhdl_designers_guide/models/sine_wave_generator/
http://www.circuitstoday.com/triangular-wave-generator

http://electroacoustique.univ-lemans.fr/cours/Grain1.2/co/grain1_1.html

- Architectures reconfigurables FPGA – book par Arnaud TISSERAND & Olivier


SENTIEYS 10/08/2012
- Circuit Design with VHDL – book par Volnei A. Pedroni

28

Vous aimerez peut-être aussi