Vous êtes sur la page 1sur 6

Faculté d’Electronique et Informatique-USTHB 2ème année Licence GTR

Module : Electronique numérique (GTR 303)

CIRCUITS DE DECODAGE ET DE MULTIPLEXAGE

I. CIRCUITS DE DECODAGE ET DE CODAGE

I.1. Décodeur Binaire

Le décodeur binaire (décodeur de ligne) est un circuit à n entrées et 2n sorties. Il permet de


sélectionner une seule sortie parmi les 2n. Le rang de la sortie active correspond à la valeur
binaire affichée sur les entrées.

{ }
0 S0
n entrées 2n sorties
n-1 S2n-1

Entrée validation V

Exemples de décodeurs :
2 vers 4 (Un parmi 4): C'est un décodeur à 2 entrées et 4 sorties
3 vers 8 (Un parmi 8): C'est un décodeur à 3 entrées et 8 sorties
4 vers 16 (Un parmi 16): C'est un décodeur à 4 entrées et 16 sorties

Exemple : Réaliser un décodeur de 2 lignes vers 4.


(A traiter en cours)

Exemple de décodeur :

Décodeur binaire référence 74LS138.

Schéma symbolique
3 entrées, 8 sorties et 3 entrées de validation.

Vcc

A2 A1 A0
V G1
G2A
G2B

GND
y0 y1 y2 y3 y4 y5 y6 y7

1/6
Chapitre 5 : Circuits de décodage et de multiplexage

Il sélectionne une sortie parmi huit suivant les niveaux logiques présents sur les trois entrées
de sélection A 0 , A 1 et A 2 (où A 0 est le LSB). Les sorties y 7 - y 0 sont actives à l'état logique
bas.
En plus, le 74138 est doté de trois entrées de validation G 1 , G 2A et G 2B , qui permettent de
réduire la logique externe nécessaire à la mise en cascade de plusieurs circuits 74138 pour
concevoir un décodeur ayant un nombre de sorties plus important. La puce 74138 n'est
validée que si G 1 =1, G 2A =0 et G 2B =0 (V=1), autrement toutes les sorties y 7 - y 0 sont à l'état
haut.

Brochage du circuit

1 A0 Vcc 16
2 A1 y0 15
3 A2 y1 14
4 G2A y2 13
5 G2B y3 12
6 G1 y4 11
7 y7 y5 10
8 GND y6 9

V = G1G2 A G2 B
Voici la table de vérité de ce décodeur.
Autorisation Sélection Entrées Sorties
V G1 G 2A G 2B A2 A1 A0 y0 y1 y2 y3 y 4 y5 y6 y7
0 x x 1 x x x 1 1 1 1 1 1 1 1
0 x 1 x x x x 1 1 1 1 1 1 1 1
0 0 x x x x x 1 1 1 1 1 1 1 1
1 1 0 0 0 0 0 0 1 1 1 1 1 1 1
1 1 0 0 0 0 1 1 0 1 1 1 1 1 1
1 1 0 0 0 1 0 1 1 0 1 1 1 1 1
1 1 0 0 0 1 1 1 1 1 0 1 1 1 1
1 1 0 0 1 0 0 1 1 1 1 0 1 1 1
1 1 0 0 1 0 1 1 1 1 1 1 0 1 1
1 1 0 0 1 1 0 1 1 1 1 1 1 0 1
1 1 0 0 1 1 1 1 1 1 1 1 1 1 0

La VALIDATION est composée de plusieurs entrées pour permettre de cascader plusieurs


circuits. La figure ci-dessous montre comment utiliser 4 décodeurs 74138 (3 vers 8) pour
obtenir un décodeur 5 vers 32.

2/6
Chapitre 5 : Circuits de décodage et de multiplexage

Application : décodage mémoire:


Une mémoire peut être considérée comme un assemblage de registres (zones de rangement),
chaque registre contient un mot mémoire (donnée, instruction) et possède un numéro d’ordre,
qui est son adresse. Supposons qu’on veut lire ou écrire un mot en mémoire, on envoie
l’adresse i du registre à sélectionner et le décodeur active la sortie nécessaire à la sélection du
registre correspondant.

I.2. Codeur

Un codeur est un circuit logique combinatoire ayant un certain nombre d'entrées dont une
seule est active à la fois. Chaque entrée active lui correspond un code en sortie. Autrement dit,
il réalise l’opération inverse de celle du décodeur.
La figure suivante illustre le schéma symbolique d’un codeur binaire ayant 2n entrées et un
code en sortie de n bits.

3/6
Chapitre 5 : Circuits de décodage et de multiplexage

E0 S0
E1 S1

n
E2 -1 Sn-1

Exemple: Codeur décimal-DCB:


On cherche à réaliser un circuit qui fait correspondre à chaque chiffre décimal son équivalent
binaire codé sur 4 bits. C’est un circuit à 10 entrées représentant les chiffres décimaux de 0 à
9 et 4 sorties représentant les 4 bits DCB.
(A traiter en cours)
Exemple d’application d’un codeur décimal-DCB :
L’opérateur choisit le nombre d’exemplaires désiré en appuyant sur une touche d’un clavier
décimal d’une photocopieuse. Le codeur décimal-DCB ci-dessus génère en sortie le code
DCB.

II- CIRCUITS D’AIGUILLAGE DE L’INFORMATION

II.1. Multiplexeur

Un multiplexeur est un circuit permettant de concentrer sur une même voie de transmission
différents types de liaisons (informatique, télécopie, téléphonie, télétex) en sélectionnant une
entrée parmi N. Il possèdera donc N entrée, une seconde entrée de log 2 N bits permettant de
choisir quelle entrée sera sélectionnée, et une sortie.
Il sert d'accès aux réseaux de transmission de données.
Le multiplexeur comporte donc :
• 2n entrées d'information
• n entrées de sélection (entrée d'un nombre E en binaire)
• 1 sortie (recopie de l'entrée d'information (numéro i) sur la sortie)

V = entrée de validation

E0
E1
2n = N entrées S = Ei

E2n-1

A0 A1 An-1

n fils (bits) d’adresses

4/6
Chapitre 5 : Circuits de décodage et de multiplexage

Exemple : Multiplexeur 4 vers 1


Faire la synthèse d’un multiplexeur à 4 entrées d’information.
(A traiter en cours)
Application 1 : Génération de fonctions
Mise à part la fonction d’aiguillage, les multiplexeurs permettent de générer n’importe quelle
fonction logique. A titre d’exemple, prenons le cas d’un multiplexeur 4 vers 1. Un
multiplexeur 4 vers 1 dispose de quatre entrées E 3 -E 0 et deux entrées de sélection A 1 -A 0 .
La sortie S a pour équation :
���1 𝐴𝐴
𝑆𝑆 = 𝐴𝐴 ���0 𝐸𝐸0 + ���
𝐴𝐴1 𝐴𝐴0 𝐸𝐸1 + 𝐴𝐴1 ���
𝐴𝐴0 𝐸𝐸2 + 𝐴𝐴1 𝐴𝐴0 𝐸𝐸3
S est une forme complète d’une fonction à deux variables. Donc ce multiplexeur permet de
générer n’importe quelle fonction à deux variables.
Supposons qu’on veut générer à l’aide d’un multiplexeur 4 vers 1 la fonction :
𝑓𝑓 = 𝐴𝐴̅ 𝐵𝐵� + 𝐴𝐴𝐵𝐵�
(A traiter en cours)
Application 2 : Conversion parallèle - série

Ce multiplexeur à 8 entrées permet de transmettre en série (l’un après l’autre) sur la sortie Z
les 8 bits imposés en parallèle aux huit entrées E 0 à E 7 en faisant varier l’adresse (S 2 S 1 S 0 ) 2 de
0 à 7 à l’aide d’un compteur. A chaque période d’horloge H, l’adresse (S 2 S 1 S 0 ) 2 s’incrémente
de 1.
On peut générer à l’aide du convertisseur parallèle-série la forme du signal qu’on désire en
choisissant les valeurs imposées aux entrées.
Quelques multiplexeurs intégrés
Parmi les multiplexeurs existants en circuit intégré, citons :

5/6
Chapitre 5 : Circuits de décodage et de multiplexage

CI 74157 est un quadruple multiplexeur à 2 entrées à entrée de sélection commune.


CI74153 contient deux multiplexeurs à 4 voies à entrées de sélection communes.
II.2. DEMULTIPLEXEUR

Les démultiplexeurs sont des circuits dont la fonction est inverse de celle des multiplexeurs.
En effet, ils possèdent une seule entrée de donnée et plusieurs sorties ou «voies».
L'information, présente sur l'entrée de donnée, est aiguillée vers la sortie sélectionnée par
l'état des entrées de commande. Les sorties non sélectionnées se positionnent à l'état 1.

V = entrée de validation

S0
S1
E 2n sorties

S2n-1

A0 A1 An-1

n fils (bits) d’adresses


Examinons le plus simple des démultiplexeurs, celui à 2 sorties.
Le schéma symbolique et l'équivalent mécanique d'un démultiplexeur à 2 voies sont présentés
à la figure suivante :

La donnée présente en D est aiguillée vers S0 ou S1 selon l'état de l'entrée de commande A.


En général pour A = 0, la sortie S0 est sélectionnée et pour A = 1 c'est la sortie S1 ; la sortie
non sélectionnée étant à l'état 1.

Exemple : Démultiplexeur 1 vers 4


Faire la synthèse d’un démultiplexeur à 4 voies.
(A traiter en cours)
Quelques démultiplexeurs intégrés
Parmi les démultiplexeurs existants en circuit intégré, citons :
CI 74LS138 est un démultiplexeur 1 parmi 8.
CI 74LS139 contient deux démultiplexeurs à 4 voies.
CI 74155 contient deux démultiplexeurs à 4 voies.

6/6

Vous aimerez peut-être aussi