INSTRUMENTOS Y HERRAMIENTAS DE

DESARROLLO APLICADO

3ro
Polimodal

LOGICA
SECUENCIAL

Profesor: Néstor Ricardo Salaburu

UNIDAD Nº 1

BIESTABLES
 INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

CIRCUITOS SECUENCIALES
En electrónica digital podemos dividir a los circuitos en dos grupos, por un lado a los circuitos
combinacionales, que son aquellos en los cuales su salida es infiel reflejo de las señales presentes en sus
entradas (puertas lógicas, multiplexores, codificadores, etc.) y los denominados secuenciales que son
aquellos, que no solo su salida es un fiel reflejo de sus entradas, sino que tambien guardan una secuencia
con el estado en que se encontraba su salida antes del ingreso de este nuevo pulso.

LOS BIESTABLES: son los elementos lógicos secuenciales mas sencillos y reciben ese nombre debido a
que poseen dos salidas complementarias (Q y Q), tambien se los denomina flip-flop o basculas. Estos
circuitos varían sus salidas en forma secuencial al recibir estímulos en sus entradas.
Estos estados de salida permanecerán estables aunque el estimulo de entrada haya desaparecido, debido a
esto es que los biestables tienen gran importancia, debido a que pueden ser utilizados como elementos de
memoria.
· Biestables R-S
Su denominación deriva a partir del nombre de sus entradas “reset” y “set”, las cuales son de control y
posee dos salidas complementarias, debido a que es un biestable denominadas Q y Q.

Podemos obtener un biestable del tipo “R-S” partiendo de dos puertas NOR de dos entradas tomando una
entrada de cada una de las puertas como entradas (una sera “set” y la otra “reset”), la otra entrada de cada
puerta tomara señal de la salida de la otra puerta, siendo las dos salidas de las puertas las salidas del
biestable (Q y Q).

Como primera medida podemos decir que el biestable es asincrónico ya que actúa sin ninguna señal de
validación.
Para comprender su funcionamiento, supongamos que la entrada “R” esta conectada a nivel lógico uno, en
consecuencia la salida Q adoptara un estado lógico cero ya que la puerta quedara bloqueada por el estado
de reset y por consecuencia Q esta en uno, debido a que posee dos estados bajos en sus entradas
respetando la condición de biestable. Lo importante de este circuito, razón por la cual se encuadra como
secuencial es que por mas que desaparezca el estado alto en su entrad “R” las salidas se mantendrán igual
debido a realimentaciones internas
 Pág. 1 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Al desaparecer el estimulo que colocamos en la entrada denominada “R” (reset), las salidas “Q” y “Õ”
mantendrán sus estados debido a realimentaciones internas, ya que la puerta “NOR” que entrega
información a la salida “Q” del biestable, esta recibiendo en una de sus entradas un estado bajo (entrada
reset) y en su otra entrada un estado alto proveniente de la salida de la otra puerta (recordemos que como
consideración general de una puerta “NOR”, esta solo nos entregara un estado alto de salida, solo, al
momento que apliquemos dos estados bajos en sus entradas). Por el contrario la puerta “NOR” que entrega
información a la salida “Õ” nos entregara un estado alto ya que en ambas entradas esta recibiendo un
estado bajo ( entrada SET y desde la salida de la otra puerta NOR que componen al circuito).

En el momento que coloquemos un estado alto en la entrada “S” y un estado bajo en la entrada “R”
veremos que “Õ” se coloca a estado bajo, ya que la puerta NOR que entrega información a esta salida
recibe un estado alto en una de sus entradas y por el contrario a partir de este momento la salida “Q” se
coloca a estado alto, ya que la puerta NOR que entrega información a esta salida recibe dos entados bajos
en sus entradas.

Al momento de desaparecer el estimulo en la entrada SET los estados de salida se mantendrán, debido a
que la puerta NOR que entrega información a la salida “Õ” entregara un estado bajo, ya que en una de sus
entradas esta recibiendo un estado alto proveniente de la salida de la otra puerta lógica que compone el
sistema. La otra salida del biestable “Q” entregara un estado alto, ya que en ambas entrada estará
recibiendo dos estados bajos.
 Pág. 2 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Nunca debemos colocar ambas entradas a estado alto, porque si analizamos el circuito, en ese instante sus
dos salidas Q y Q tomaran estados bajos simultáneamente perdiendo la condicion de biestable, ya que las
dos puertas NOR están recibiendo en una de sus entradas un estado alto. Como vemos este tipo de
biestales (“R-S” con puertas nor) se activa o cambia de estados de salida con pulsos de estado alto en sus
entradas “R” y “S”.

Por lo visto hasta el momento podemos realizar la siguiente tabla de verdad

Entradas salidas
R S Q Õ
0 0 Qn Qn+1
1 0 0 1
0 1 1 0
1 1 0 0

Entonces podemos decir que un biestable “R-S” con puertas NOR al recibir un pulso en su entrada set
activa su entrada “Q” colocándola a estado alto dejando a estado bajo su salida “Õ, permaneciendo los
estados de salida aunque desaparezca el estimulo en su entrada “S”. Al recibir un pulso en su entrada “R”
colocara a estado bajo su entrada “Q” poniendo a estado alto a “Õ”, permaneciendo así en ausencia del
estado alto a su entrada, cumpliendo su condición de biestable. Como consideración general debemos
decir que nunca debemos colocar sus entradas a estado alto (“q” y “Õ”) ya que sus dos salidas tomaran
estados bajos perdiendo la condicion de biestable.
Entonces podemos establecer que un biestable “R-S” provoca cambios en sus salidas al momento de
recibir estados altos en su entradas set o en su entrada reset.
También podemos construir un biestable “R-S” partiendo de puertas NAND de dos entradas con el mismo
conexionado anterior, siendo las dos entradas “Set” y “Reset” tomadas una de cada entrada de una puerta,
con la conexión de la otra entrada de la puerta de la salida de la restante, siendo ambas salidas de las
puertas NAND las salidas generales del circuito “Q” y “Õ”.

En el momento que coloquemos ambas entradas (R y S) a estado bajo, observaremos una particularidad,
ambas salidas (Q y Õ) se colocaran a estado alto, perdiendo el circuito su condicion de biestable.
 Pág. 3 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Si colocamos a estado alto su entrada “R”, manteniendo a estado bajo su entrada “S” su salida “Q” tomara
un estado bajo, ya que la puerta NAND que entrega información recibe un estado alto en ambas entradas
(una proveniente de la entrada “R” del sistema y la otra a partir de las salida de la otra puerta NAND de
circuito), como consideración general de una puerta NAND debemos recordar que solo entregara un
estado bajo de salida al momento que todas sus entradas estén a estado alto. La salida “Õ” que es su
complementaria quedara a estado alto debido a que sus dos entradas están a estado bajo.

Si en este momento, colocamos a estado alto la entrada denominada “S”, manteniendo a estado alto la
entrada denominada “R”, no se provocaran cambios en la salida del sistema. Esto se debe a que, por un
lado la puerta NAND que entrega información a la salida “Q” sigue recibiendo dos estados altos en sus
entradas, razón por la cual seguirá entregando un estado bajo. Por otro lado la salida “Õ” seguirá
entregando un estado alto, debido a que en una de sus entradas sigue recibiendo un estado bajo.

En el momento que coloquemos un estado bajo en su entrada “R” y mantengamos el estado alto en su
entrada “S” su salida “Q” pasara a un estado alto, debido a que a partir de este momento, la puerta lógica
que entrega información en esta salida posee un estado bajo en una de sus entradas. A partir de este
momento la salida complementaria “Õ” comenzara a entregar un estado bajo, ya que recibe en ambas
entradas un estado alto.

Al volver la entrada “R” a estado alto las salidas complementarias mantendrán sus estados ya que este
cambio seguirá obteniendo un estado alto en la salida de la puerta NAND que entre entrega información
en la salida “Q” debido a que se combina con la salida de la otra puerta NAND que nos entrega un estado
bajo.
 Pág. 4 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Observemos, que si colocamos ambas entradas a estado alto no se sufrirán cambios en sus salidas,
manteniendo en este caso el biestable sus estados anteriores. Con todos estos datos podemos realizar la
siguiente tabla de verdad.

Entradas salidas
R S Q Õ
0 0 1 1
0 1 1 0
1 0 0 1
1 1 Qn Qn+1

En este caso (biestable R-S con puertas NAND) los diferentes cambios en las salidas complementarias se
realizan a partir del ingreso de estados bajos en las entradas set y reset.
Con lo visto podemos realizar biestables del tipo “R-S” con puertas NOR de dos entradas y con puertas
NAND de dos entradas con la diferencia que las primeras se activaran con estados altos en sus entradas y
las segundas con estados bajos en sus entradas y prestando atención en nunca hacerle perder su condicion
de biestable.
Biestales R-S sincrónico

Como ya vimos anteriormente los circuitos sincrónicos actúan directamente sobre la salida del mismo
mediante una entrada de validación. Entonces para lograr un biestable “R-S” se convierta en un biestable
R-S sincrónico debemos colocarle una puerta AND de dos entradas en cascada a cada una de las entradas
de datos del sistema (set y reset), la entrada que queda libre de cada puerta AND se conecta a un terminal
común denominado entrada de validación que se encargara de habilitar o deshabilitar las entradas de “S” y
“R” impidiéndoles que estas se actúen sobre las salidas “Q” y “Q”.

Se puede realizar un biestable R-S sincrónico a través de dos puertas AND de dos entradas y dos puertas
NOR de dos entradas.

En el momento que se coloque un estado bajo en la entrada de sincronía, las dos puertas and entregaran en
un estado bajo (recordemos que para obtener un estado alto en la salida de una puerta AND debemos
colocar todas sus entradas a estado alto) bloqueando de esta forma el ingreso de datos hacia las puertas
NOR que entregan información hacia las salidas complementarias del biestable.
 Pág. 5 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Cuando apliquemos un estado alto en la entrada de sincronía, las dos puertas AND colocadas a la entrada
del sistema entregaran a su salida un fiel reflejo de la información colocada en sus otras entradas.
Permitiendo el ingreso de datos hacia las puertas NOR del biestable.
Por ejemplo si colocamos un estado alto en la entrada “R”, un estado alto en la entrada CK y un estado
bajo en la entrada S. la puerta lógica que toma información de de la entrada “R” se colocara a estado alto,
mientras que la puerta AND que toma información de la entrada “S” se colocara a estado bajo. A partir de
allí llegara a la puerta NOR que entrega información a la salida “Q” un estado a alto que colocara a estado
bajo la salida antes mencionada y llegara un estado bajo a la entrada de la puerta NOR que entrega
información a la salida Õ del biestable, lo cual la colocara a estado alto.

A partir de allí se comportara como un biestable R-S, siempre que tenga a estado alto la entrada de
sincronía o clock, además debemos evitar la combinación R: 1 S: 1 para que el circuito pierda la condición
de biestable. Analizando este circuito podemos realizar la siguiente tabla de verdad:
Entradas salidas
CK R S Q Õ
0 X X Qn Qn+1
1 0 0 Qn Qn+1
1 0 1 1 0
1 1 0 0 1
1 1 1 0 0
En cambio para poder realizar un biestable del tipo R-S sincrónico a través de puertas NOR debemos
realizar algunas variantes, ya que si bloqueamos el ingreso de datos a las puertas NAND con dos puertas
AND, al momento de colocar un estado bajo en la entrada de validación, llegaran a la entrada de las
puertas NAND dos estados bajos, que harán que el circuito pierda la condición de biestable.
Para realizar este circuito utilizaremos cuatro puertas NAND y dos inversores.
 Pág. 6 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Cuando colocamos un estado bajo en la entrada de sincronía o clock las puertas NAND que están entre
esta y la entrada de set y reset entregaran un estado alto por lo que este biestable mantendrá los estados
anteriores.

En el momento que aplicamos un estado alto en la entrada de clock, el ingreso de datos dependerá
exclusivamente de la información que apliquemos en las entradas de set y reset (debemos recordar que en
este tipo de biestables R-S los cambios en la salida se realizan a través de el ingreso de estados bajos en
las entradas). Por ende, al momento que colocamos un estado alto en la entrada de clock y dos estados
bajos en las entradas set y reset, las salidas del biestable mantendrán sus estados anteriores.

Si mantenemos el estado alto en la entrada de clock y colocamos a estado bajo la entrada reset se colocara
a estado alto la salida Q, colocando a estado bajo su salida complementaria.

Al momento que volvamos a colocar a estado alto la entrada reset, se mantendrán los estados en las salidas
complementarias, debido a que en el biestable propiamente dicho ingresaran dos estados altos. Al ingresar
un estado alto en la entrada de set, manteniendo a estado alto la entrada de clock, provocaremos un
cambio de estado en las salidas complementarias, colocando a estado alto la salida Q y a estado bajo su
salida complementaria.
 Pág. 7 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

A partir de este circuito se puede realizar una tabla de verdad para un biestable R-s sincrónico con puertas
NAND.
Entradas salidas
CK R S Q Õ
0 X X Qn Qn+1
1 1 1 Qn Qn+1
1 0 1 1 0
1 1 0 0 1
1 0 0 1 1
Para provocar cambios en las salidas complementarias de un biestable R-S sincrónico con puertas NAND
debemos colocar un estado bajo en su entrada de set o en su entrada de reset, siempre que exista un estado
alto en su entrada de reloj. Prestando atención en no colocar sus entradas de set y reset a estado bajo al
mismo tiempo para que el circuito no pierda la condición de biestable.
Biestable “D” sincrónico
Este biestable posee una sola entrada identificada con la letra “D” y su funcion es poner en su salida el
valor en que se encontraba su entrada en el periodo de reloj anterior. Esta capacidad de retardar la
programación del valor de la entrada a la salida durante un ciclo de reloj justifica su denominación ya que
la letra “D” proviene de la palabra inglesa “delay” (retardo).

Este circuito esta compuesto por dos puertas NOR (biestable R-S propiamente dicho), dos puertas AND
(cumpliendo la función de clock) y un inversor que se encargara de proporcionar los diferentes estados en
las entradas del biestable propiamente dicho.

Al igual que en el circuito anterior, la entrada de clock, bloquea el ingreso de datos al biestable
propiamente dicho a través de dos puertas AND, que obligaran a mantener los estados existentes en las
salidas complementarias aunque estimulemos la entrada de datos “D”.

Recordemos que para provocar cambios en las salidas complementarias de un biestable R-S con puertas
NOR debemos aplicarle un estado alto en alguna de sus entradas.
 Pág. 8 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Al momento que apliquemos un estado alto en la entrada de clock del circuito, sus salidas
complementarias responderán directamente de la información presente en la entrada de datos “D”. Si
colocamos un estado bajo en la entrada “D” ingresara un estado alto en una de las entradas de la puerta
NOR que entrega información a las salida “Õ” colocándola a estado bajo y por consiguiente se colocara a
estado alto la salida complementaria “Q”, respetando esto la premisa que tiene un biestable del tipo “D”
que es de entregar en su salida “Q” el estado anterior que existía en la entrada “D”, provocando un retardo.

Por el contrario, si aplicamos un estado alto en la entrada “D” y mantenemos el estado la entrada de clock,
llegara un estado alto en la entrada de la puerta NOR que entrega información a la salida “Q”, provocando
un estado bajo en esta salida (que se contrapone con la información colocada a la entrada “D”).

A partir de este circuito biestable tipo “D” se puede realizar una tabla de verdad.
Entradas salidas
CK D Q Õ
0 X Qn Qn+1
1 0 1 0
1 1 0 1
Viendo el circuito eléctrico de este biestable, comprobamos que es en realidad un biestable R-S cuyas
entradas se encuentran conectadas a traves de un inversor y por consiguiente solo tomaran valores
complementarios, es decir que cuando “R”: 0 la entrada “S” tomara un valor 1. Y cuando “R”: 1 la entrada
“S” tomara un valor 0.
Con estos datos podemos decir que un biestable tipo “D” se comporta como un elemento de memoria
capaz de almacenar un “BIT” durante un ciclo de reloj. Respondiendo a la siguiente tabla de verdad
Biestable “D” disparado por flanco de subida
Hemos visto hasta el momento el funcionamiento de un biestable tipo “D” sincrónico cuyas entradas “R”
y “S” están habilitadas en el momento que el clock esta a nivel alto.
Sin embargo, tambien existen biestables tipo “D” cuyas transiciones a la salida únicamente se producen
cuando la señal de clock cambie de nivel.
 Pág. 9 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Para ello, se debe anexar en la entrada de clock un inversor y una puerta AND.

En el momento que apliquemos un estado bajo en la entrada de clock, la puerta encargada de detectar el
flanco de subida entregara un estado bajo, razón por la cual ingresa a las puertas que cumplen la función
de clock un estado bajo y esta bloqueara el ingreso de datos hacia el biestable propiamente dicho, que se
encargara de mantener los estados en las salidas complementarias.

Analizando el circuito anterior y recordando algunos conceptos sobre la velocidad de proceso de

información de las puertas lógicas, sabemos que toda transición entre entrada y salida de una puerta dura
uno nano segundos para transferir esa información hasta la salida, bastando esto para que haya durante un
pequeño instante el mismo estado en las dos entradas de la puerta AND que se encuentra en serie con la
entrada de clock habilitando por consiguiente a dicho circuito responda a la información presente en la
entrada “D”, provocando, según la información presente en esta, cambios en las salidas complementarias
Q y Õ.

De esto se deduce que se producirán cambios de estados en la salida del biestable (según la información
presente en la entrada “D”) en el momento que se produzca un flanco ascendente, es decir un cambio de
un estado bajo a un estado alto. Se dice que es disparado por el flanco de subida, mientras que si el
circuito se activa con el cambio de un estado alto hacia el bajo se dice que es disparado por un flanco de
bajada.

Esto se logra colocando en serie a la entrada de clock un inversor, que convierta el flanco de bajada en un
flanco de subida, siendo a partir de este momento un biestable el cual cambiara sus estados en las salidas
complementarias (según la información colocada en la entrada “D”) cada vez que haya una transición
desde un estado alto hacia un estado bajo en la entrada de clock.
 Pág. 10 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Biestable “J – K” maestro esclavo

Este tipo de biestable difiere del “R-S” ya que tiene otro modo de operación pues que en el momento que
sus dos entradas, denominadas ahora “J-K”, toman el valor uno, realiza un efecto contrario a que cuando
están a estado bajo, recordando que en el momento que sus entradas estén en estado bajo se mantienen los
estados de salida, teniendo la particularidad este circuito de cambiar de estado de sus salidas cuando
colocamos sus entradas a estado alto simultáneamente.

La base del circuito que implementa un biestable del tipo “J-K” son dos flip flop “R-S”, trabajando uno de
ellos como maestro que recibe el dato mientras la entrada de reloj esta en nivel alto y el otro denominado
esclavo que recibe el dato del maestro y lo pone a la salida cuando se produce un flanco de bajada.

En el diagrama podemos ver que el biestable maestro carga el dato según el estado de las entradas “J-K” y
lo hará cuando la señal de reloj este en estado alto (en este caso las puertas uno y dos están habilitadas).
Cuando la señal de reloj baje las puertas uno y dos se deshabilitan pero se validaran la tres y cuatro al
invertirse el pulso de reloj permitiendo que el maestro propague el dato al esclavo. Y por ultimo, cuando
cloCk vuelva a pasar a nivel alto se inhabilitaran las puertas tres y cuatro manteniendo los datos a la salida
del esclavo; además el maestro volverá a cargar los datos que se hallen en ese momento en las entradas.
Este circuito se repetirá según el ciclo de la señal de clock. Ahora explicaremos el funcionamiento del
nuevo modo, cuando J: 1 y K: 1, para ello vamos a considerar que partimos en que Q: 1 y Q: 0.
La realimentación que hay desde la señal Q habilitara la puerta dos (mientras que la realimentación Q
deshabilitara la puerta uno) haciendo que el maestro de cómo salida Q: 0 cuando clock este a nivel alto.
De esta forma la salida del esclavo también valdrá cero cuando el reloj pase a nivel bajo.
Con J-K todavía a uno la próxima vez que el reloj este a estado alto se habilitara la puerta dos, haciendo
esto que la salida del maestro sea Q: 1. Cuando el reloj vuelva a pasar por cero se cargara el dato en el
esclavo, dando como salida un uno. Esto se ira repitiendo mientras J-K tengan como valor de entrara uno.
 Pág. 11 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Supongamos que partimos de la base que “Q”: 1 “Õ”: 0, por lo tanto, al aplicar CK: 1, el biestable que
recibe el nombre de esclavo encuentra bloqueado el ingreso de datos debido a que recibe un estado bajo en
la entrada de reloj a través del inversor. Por el contrario el biestable que es denominado maestro posee un
estado alto en su entrada de reloj, pero no produce cambios en su salida debido a que posee estados bajos
en sus entradas “J” y “K”.

En el momento que apliquemos un estado alto en su entrada “J”, manteniendo los estados anteriores, no se
producirá ningún cambio en la salida debido a que en este momento el bloqueo de datos al biestable
“maestro se produce a través de la puerta AND de tres estados desde el estado bajo que toma de la salida
Õ: 0.

Al momento que apliquemos un estado alto en la entrada “K”, manteniendo a estado bajo “J” y a estado
alto la entrada clock, la puerta AND que recibe información de esta puerta, a partir de aquí comienza a
entregar un estado alto a la entrada “S” del biestable maestro el cual almacenara la información
correspondiente a Q: 1 Õ: 0 en su salida, sin poder avanzar debido al bloqueo existente en la entrada de
clock del biestable esclavo.
 Pág. 12 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Al momento que aplicamos un estado alto bajo a la entrada de clock se bloquean el ingreso de datos al
biestable maestro pero se permite el paso de estor desde el biestable maestro hacia el esclavo debido a que
al colocar uno en la entrada de clock general, al pasar por el inversor, se trasforma en un estado alto en la
entradas de las puertas AND colocadas a la entrada del biestable “esclavo”.
Por lo tanto a partir de aquí “Q” tomara un estado bajo y su salida complementaria un estado alto.

Ahora bien, al momento que apliquemos estados altos tanto en las entradas “J”, “K” y clock, comenzará
un proceso que permitirá que en el momento que volvamos a colocar a estado bajo la entrada de clock, las
salidas complementarias “Q” y “Õ” inviertan los estados que tenían anteriormente.
En un biestable común esta condición haría que este pierda su condición de tal, pero al colocar, como
variante en este una puerta AND de tres entradas que toma información una de cada salida, solo una de
ellas permitirá el ingreso de datos hacia el biestable maestro.
Con esta combinación de datos en la entrada solo se realizaran cambios en la salida de este biestable
(maestro), ya que el ingreso de datos esta bloqueada a través del inversor que esta colocado en serie a la
entrada de clock general para llevar información a la entrada de clock del biestable “esclavo”.

En el momento que la entrada de clock pase a estado bajo, por un lado anulara el ingreso de datos al
biestable maestro, y por otro lado, permitirá el ingreso de datos al biestable esclavo a través del inversor
colocado en serie a la entrada de clock de este, obligando un cambio de estados a las salidas
complementarias.

Este cambio de estados de salidas complementarias, también provocara una variación en las puertas AND
de tres entradas que se colocan en las entradas “J” y “K”, sin poder ingresar al biestable maestro debido al
estado bajo existente en la entrada de clock general.
 Pág. 13 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Estos cambios ingresaran al biestable maestro al momento que apliquemos un estado alto a la entrada de
clock general. Provocando cambios en este pero no en el biestable “esclavo” el cual comienza a recibir un
estado bajo en su entrada de clock a través del inversor.

Para poder transportar los datos de las salidas complementarias del biestable “maestro” hacia el esclavo
solo bastara con volver a colocar a estado bajo la entrada de clock (que bloqueara la posible entrada de
datos al primero, pero permitirá el ingreso hacia el segundo), haciendo que a la salida de este, que es lo
mismo que la des sistema se inviertan nuevamente los estados de salida del sistema.
Cumpliendo esto con la regla general de un biestable “maestro-esclavo”, que establece que al recibir
estados altos en las entradas “J” y “K”, completándose un ciclo en la entrada de clock se inviertan los
estados de salida del biestable.

A partir de estos datos se puede confeccionar una tabla de verdad de un biestable “maestro-esclavo”,
recordando que todos los cambios en la salida del sistema se realizan cada vez que se completa un ciclo de
reloj en la entrada de clock.

Entradas salidas
J K Q Õ
0 0 Qn Qn+1
0 1 0 1
1 0 1 0
1 1 Qn+1 Qn+1+1

Resumiendo un biestable “maestro-esclavo”, posee un modo de operación más que los biestables
convencionales ya que al momento de recibir dos estados altos en sus entradas denominadas “J” y “K”,
este no pierde su condición de biestables, si no, que al completarse un ciclo en entrada de clock, sus
salidas complementarias cambian los estados que poseían hasta el momento.
Es decir que si Q: 0 y Õ: 1 pasaran a Q:1 Õ:0 y viceversa.
 Pág. 14 de 15
INSTITUTO TECNOLOGICO JUAN XXIII
INSTRUMENTOS Y HERRAMIENTAS DE DESARROLLO APLICADO
UNIDAD: Lógica secuencial TEMA: biestables 3· año polimodal

Biestable R-S

Biestable R-S sincrónico

Biestable tipo D sincrónico

Biestable tipo D disparado por flanco de subida

Biestable tipo D disparado por flanco de bajada

Biestable maestro esclavo

Pág. 15 de 15