33

4 Transistoren

4.1 Bipolartransistor
Zur Leistungssteuerung muss ein Schalttransistor hohe Ströme schalten können und eine hohe
Spannungsfestigkeit aufweisen. Der bipolare Leistungstransistor zeichnet sich durch ein hohes
Sperr- und Schaltvermögen aus und hat geringe Durchlassverluste im Sättigungsbereich
(typische Sättigungsspannung UCE,sat ” 2,5 V). Eine Folge der hohen Spannungsfestigkeit ist
eine geringe Stromverstärkung B. Der Ansteuerungs-Leistungsbedarf ist daher entsprechend
hoch. Die wesentlichen technischen Eigenschaften des bipolaren Transistors als abschaltbares
elektronisches Ventil werden mit folgenden Größen beschrieben:
ICAVM
ist der höchste Wert des Gleichstrom-
Mittelwertes bei vorgegebener Temperatur

ICRM
iC ist der höchstzulässige Wert eines Pulsstromes
mit angegebener Periodendauer und definierter
Einschaltdauer

UCES
höchstzulässiger Wert der Kollektor-
uCE Emitterspannung bei Ansteuerung mit einer
negativen Basis-Emitterspannung UBE
uBE
UCE0
höchstzulässiger Wert der Kollektor-
Emitterspannung bei offenem Basisanschluss

UCE,sat
Geringstmöglicher Spannungsabfall im
Schaltbetrieb

Für die Arbeitsweise als Schalter interessieren zwei Arbeitspunkte:

I AUS Vorwärtssperrend
II EIN Durchlassbetrieb
Beim Übergang vom Arbeitspunkt I zum Arbeitspunkt II treten Schaltverluste pS auf.
Abhängig von den Eigenschaften des Transistors und der Schaltung unterscheiden sich die
Schaltverluste beim Ein- und Ausschaltvorgang. Der Momentanwert der Schaltleistung pS
berechnet sich mit Gl. (4-1).
pS u CE ŏ iC (4-1)
34 4 Transistoren

Der Spitzenwert der Schaltleistung ʒpS überschreitet die zulässige Verlustleistung PV des
Transistors um ein Mehrfaches und kann mehrere 10 kW betragen. Die Einschaltenergie Won
folgt aus der Integration der Momentanleistung während des Einschaltvorganges mit Gl. (4-2).
t ʅt on

W on ĩ pS d t in Ws (4-2)
t

Die Einschaltenergie liegt bei typ. Ĺ 0,5 Ws. Die Einschaltzeit ton wird nach Abb. 4-1 vom
10 %-Punkt des Basisstromes iFB aus zum 90 %-Punkt des Kollektorstromes iC gezählt.

Abbildung 4-1
uCE iC
0,9 iCM Einschaltvorgang einer ohmschen Last

iCM td: Verzögerungszeit

pS
tr: Anstiegszeit

0,1 iCM uCE,sat ton: Einschaltzeit, ton = td + tr

t
td tr
iCM: Maximalwert des
ton
Kollektorstromes

iFB iFB: Basisstrom (positiv)

0,1 iFBM iFBM

Das Abschaltverhalten eines übersteuerten Bipolartransistors mit ohmsch-induktiver Last zeigt

Abb. 4-2. Dargestellt sind der Kollektorstrom iC, die Kollektor-Emitterspannung uCE und die
Schaltleistung pS zusammen mit dem Basisstrom iB. Aus dem zeitlichen Verlauf des Basis-
und Kollektorstromes sind die Speicherzeit tS und die Fallzeit tf definiert. Die Speicherzeit tS
tritt nur bei einer vorherigen Übersteuerung des Transistors auf. Die Ausschaltzeit toff ist die
Summe von tS und tf. Sie ist aus praktischen Gründen zwischen dem 90 %-Punkt des
Basisstromes und dem 10 %-Punkt des Kollektorstromes definiert.
t ʅt off

W off ĩ pS d t in Ws (4-3)
t

Die Ausschaltenergie Woff beträgt typisch 1,5 Ws und wird hauptsächlich durch das
Trägheitsverhalten während der Speicherzeit tS und der Fallzeit tf verursacht. Die Höhe der
tatsächlich auftretenden Ausschaltenergie Woff hängt auch von der Steilheit der Kollektor-
Emitterspannung uCE ab. Nur durch eine optimierte RCD-Beschaltung kann Woff auf die ent-
sprechenden Angaben im Datenblatt abgesenkt werden.
4.1 Bipolartransistor 35

iC Abbildung 4-2
Ausschaltvorgang einer ohmsch-
uCE induktiven Last
0,9 iCM
pS tS: Speicherzeit
uCEM
iCM
tf: Fallzeit

0,1 iCM toff: Ausschaltzeit, toff = tS + tf

iFBM: maximaler Basisstrom in
t Vorwärtsrichtung
tS tf
uCEM: Maximalwert der Kollektor-
iFB toff Emitterspannung

0,9 iFBM

iRBM t

Die Einschaltenergie Won ergibt zusammen mit der Ausschaltenergie Woff, der Schaltfrequenz
fS die Schaltverluste PS und mit den Durchlassverlusten PD die Gesamtverluste PV eines
Halbleiterschalters nach Gl. (4-4)

PV P D ʅ PS mit PS ʛW on ʅ W off ʜŏf S in W (4-4)

Die Schaltverluste PS verhalten sich proportional zur Schaltfrequenz fS. In der Praxis wird die
Schaltfrequenz fS höchstens so groß gewählt, dass PS gleich den Durchlassverlusten PD ist. Da
unterschiedliche Bauelemente auch unterschiedliche Schaltenergien aufweisen, lassen sich je
nach Bauelement auch unterschiedliche Schaltfrequenzen realisieren. Beim Bipolartransistor
liegt die obere Grenze für fS bei 5 kHz.
Während des Ein- und Ausschaltvorganges kommt es im Transistor kurzzeitig zu inhomo-
genen Ladungsverteilungen mit der Folge unterschiedlicher Stromdichten.
À So konzentriert sich beim Einschalten der Strom zunächst nur in kleinen Gebieten der
Basis-Emittergrenze, so dass eine hohe Stromdichte beim Einschalten den Transistor durch
lokale Überhitzung gefährdet.
À Beim Ausschalten sind die Ladungsträger im zentralen Emitterbereich verteilt. Eine hohe
Spannungssteilheit beim Ausschalten führt daher ebenfalls zu lokalen Leistungsspitzen, die
den Transistor zerstören können (2. Durchbruch).
Für einen sicheren Betrieb hat man deshalb das iC-uCE-Kennlinienfeld in unterschiedliche
Bereiche aufgeteilt. Es gibt es Bereiche in denen Arbeitspunkte für Dauerbetrieb liegen
können (statischer Betrieb), Bereiche für einen Kurzzeitbetrieb wie es z. B. bei
Schaltvorgängen auftritt (dynamischer Betrieb) und Bereiche, in denen keine Arbeitspunkte
zugelassen werden. Das zulässige Gebiet wird als sicherer Arbeitsbereich (Safe Operating
36 4 Transistoren

Area) SOA bezeichnet und in das Ausgangskennlinienfeld eingetragen (siehe Abb. 4-3). Man
unterscheidet einen sicheren Arbeitsbereich jeweils für den Ein- und Ausschaltvorgang. Der
Einschaltvorgang (mit positiver Ansteuerung) wird durch den sicheren Vorwärts-
Arbeitsbereich (Forward Bias SOA, FBSOA) in Abb. 4-3 beschrieben, der Ausschaltvorgang
(mit negativer Ansteuerung) wird durch den sicheren Rückwärts-Arbeitsbereich (Reverse Bias
SOA, RBSOA) beschrieben. Der sichere Arbeitsbereich darf a u ch be i Sc ha ltv o rg ä ng e n
nicht verlassen werden.

Verlustleistung
Abbildung 4-3
Stromgrenze Thermischer Durchbruch Zulässige Arbeitsbereiche

Feldstärkedurchbruch
Dynamischer
iC Arbeitsbereich
sgrenze
g
Sättigun

Statischer
Arbeitsbereich

uCE

4.1.1 Der bipolare Leistungstransistor

Zur Erhöhung der Spannungsfestigkeit ist analog zur psn-Diode eine schwach dotierte Zone nė
in den n-Kollektor eingebracht. Hierdurch unterscheidet sich der Leistungstransistor nach Abb.
4-4 vom Signaltransistor. Die Einfügung der schwach dotierten Zone n í führt zu einer
verringerten Stromverstärkung des Leistungstransistors.

iC B E C
E uCE C
n+ n+
uBE uBC p
B n-
n+
n+ p nė n+
Ansicht um 90°
Prinzip des Leistungstransistors gekippt Aufbau
Abbildung 4-4 Prinzip und Aufbau eines bipolaren Leistungstransistors
4.1 Bipolartransistor 37

4.1.2 Die Arbeitspunkte des bipolaren Transistorschalters

a) b)
3“
iB
iC 3
uBC iC 2
iB

uCE 1
uBE

uCE

Abbildung 4-5 Messschaltung und Ausgangskennlinie eines Leistungstransistors

Wird bei konstantem Basisstrom iB die Spannung uCE von 0 V bis zu einem Maximalwert
verändert, so erhält man eine Ausgangskennlinie nach Abb. 4-5b. Die drei Abschnitte dieser
Kennlinie werden mit Sättigung (1), Quasisättigung (2) und aktiver Bereich (3) bezeichnet.
Kennzeichen ist die Polarität der Basis-Kollektorspannung uBC.

1 Sättigungsbereich uBC > 0 Basis-Kollektordiode leitet

uCE < uBE
2 Quasisättigung uBC > 0 Wie 1

3 aktiver Bereich uBC < 0 Basis-Kollektordiode sperrt

uCE > uBE
3“ aktiver Bereich uBC < 0 Wie 3, aber mit Early-Effekt

4.1.3 Nichtsättigungsbetrieb (aktiver Bereich, uBC < 0)

Die Kollektor-Emitter-Spannung uCE ist so hoch, dass der Basis-Kollektor-Übergang gesperrt
ist. Es existiert in Abb. 4-6 am (kollektorseitigen) pn Übergang eine Raumladungszone (RLZ),
deren Weite von uCE abhängt. Das (emitterseitige) Diffusionsdreieck geht in der Basis auf Null
zurück. Das Gefälle des Diffusionsdreiecks ist durch den Kollektorstrom iC festgelegt. Der
Widerstand im nė-Gebiet des Kollektors ist aufgrund der wenigen Ladungsträger relativ hoch.
Zwar ist iC durch iB eingeprägt, der Early-Effekt führt aber trotzdem zu einem geringen
Anstieg des Kollektorstromes mit uCE.
Diffusionsdreieck iC
n+ p nė
RLZ n+

uCE
Abbildung 4-6 Ladungsverteilung im Nichtsättigungsbetrieb
(durch RLZ hoher Spannungsabfall)
38 4 Transistoren

4.1.4 Quasisättigungsbetrieb (uBC > 0)

Der Basis-Kollektor-Übergang ist in Abb. 4-7 durchlassgepolt. Das Diffusionsdreieck geht in
der Basis nicht auf Null zurück. Hierdurch entfällt die RLZ am pn-Übergang und es bildet sich
auch im schwach dotierten Bereich nė ein Diffusionsdreieck. Durch die zusätzlichen
Ladungsträger in der schwach dotierten Zone geht der Kollektor-Bahnwiderstand RCB zurück.
Die Steigung der Ausgangskennlinie ist bezogen auf den aktiven Bereich größer. Infolge des
Diffusionsdreiecks in der nė Zone baut sich eine zusätzliche Speicherladung QS auf, wodurch
sich das dynamische Verhalten des Transistors verschlechtert.
zusätzliche Speicherladung iC
n+ p nė n+
RCB

uCE
Abbildung 4-7 Quasisättigungsbetrieb

Reicht das Diffusiondsdreieck in der ní Zone bis zum Rand der hoch dotierten Kollektorzone
n+, so ist die schwach dotierte Zone mit Ladungsträgern überfüllt und der Kollektor-
Bahnwiderstand ist praktisch Null. Es gibt nahezu keinen Spannungsabfall mehr über der
schwach dotieren Zone. Dies ist der typische Betriebspunkt eines Leistungstransistors.
zusätzliche Speicherladung iC
n+ p nė n+

uCE
Abbildung 4-8 Betrieb an der Sättigungsgrenze
Sättigungsspannung uCE,sat (siehe Abb. 4-5):
u CE u BE ʅu CB mit: u CB IJ ėu BE gilt: u CE u CE,sat ʈ u BE (4-5)

4.1.5 Übersättigungsbetrieb
In Abb. 4-9 erstreckt sich das Diffusionsdreieck im Kollektor bis in das n+-Gebiet hinein.
Zwar hat der Transistor in diesem Zustand den geringsten Widerstand, infolge der großen
Speicherladung QS weist er aber die schlechtesten dynamischen Eigenschaften auf.

n+ p nė n+ iC

QS

uCE
Abbildung 4-9 Übersättigungsbetrieb
4.1 Bipolartransistor 39

Transistorschalter werden aber in der Regel im Sättigungsbereich betrieben um einen geringen

Spannungsabfall zu erreichen. Der Sättigungszustand wirkt sich beim Umschalten wegen des
Auf- und Abbaus der Diffusionsladungen nachteilig aus. Das Ausschaltverhalten wird dann
durch eine negative Steuerspannung verbessert. Den Abbau der Speicherladung mit und ohne
negativer Steuerspannung zeigt Abb. 4-10.
a) b)
Abbildung 4-10
Aus RB Aus RB
Ausschaltvorgang ohne (links) und
mit negativem Basisstrom (rechts)
UB
UB UB Ein negativer Basisstrom liefert
zusätzliche Elektronen in die ní-Zone.
Durch die intensive Rekombination
nė nė existieren am pní-Übergang schnell
keine freien Ladungsträger mehr und
es kann sich eine RLZ ausbilden.

RLZ

a) Abbau der Basisladung nur durch Rekombination im schwach dotierten Gebiet.

b) Durch den negativen Basisstrom bildet sich schnell eine Raumladungszone RLZ aus.
Dadurch kann die CE-Strecke Spannung aufnehmen, obwohl die Speicherladung noch
nicht völlig abgebaut ist. Aus dieser Tatsache resultieren hohe Ausschaltverluste. Der
Abbau der restlichen Ladungsträger erfolgt durch Rekombination, was im schwach
dotierten Bereich einen vergleichsweise langen Zeitraum beansprucht. Hieraus resultiert
der Schweifstrom bei Ausschalten (Tail-Strom).
Eine Vermeidung des Übersättigungsbetriebes kann durch Begrenzung der Ansteuerspannung
mit einer „Clamp“-Schaltung nach Abb. 4-11 erreicht werden.
a) uD b) uD1

uBC uBC
1 1
RB
2 uCE 2 uCE
iB
RB iB uD2 uD
uBE
uBE

Abbildung 4-11 Möglichkeiten zur Vermeidung der Übersättigung

a) Für den Basisstrom iB folgt mit den Maschenumläufen M1 und M2:

M1: uBC u D ė RBŏi B M2: uBC u BE ė uCE

(4-6)
1
Durch Gleichsetzen und nach i B auflösen folgt: i B ŏʛu ʅu ė uBE ʜ
RB CE D

Unter der Annahme, dass uD (ca. 0,35 V bei einer Schottky-Diode) und uBE konstant sind,
ändert sich iB mit uCE. Über den Basiswiderstand kann die Übersättigung eingestellt
werden. Der Basisstrom iB „läuft“ dann mit der Spannung uCE mit, so wie es in Abb. 4-12b
40 4 Transistoren

dargestellt ist. Zum Vergleich zeigt Abb. 4-12a die Arbeitspunkte, die sich bei einem festen
Basisstrom iB abhängig von uCE einstellen würden.
a) i R-Geraden b) i R-Geraden
C C Abbildung 4-12
iB iB1 a) Übersättigung durch
geänderte Betriebs
optimal iB2 spannung Ud
iB3
übersättigt b) Nachführung
von iB mit uCE.

Ud3 Ud2 Ud1 uCE Ud3 Ud2 Ud1 uCE

b) In Abb. 4-11b erfolgt die Nachführung des Basisstromes iB indirekt über uBE. Durch die
Anzahl der Dioden D (Gesamtschwellspannung) kann die Sättigung eingestellt werden.
u BC u D1 ė u D ė u D2 sowie: u BC uBE ė u CE folgt mit u D1 u D2
(4-7)
u BE u CE ė u D

4.1.6 Darlington-Transistoren
Hochspannungstransistoren haben eine relativ kleine Stromverstärkung. Ein bipolarer Leis-
tungstransistor wird deshalb oft in Darlington-Schaltung ausgeführt. Durch die Hinter-
einanderschaltung mehrerer Transistoren erhält man eine wesentlich größere Gesamt-Strom-
verstärkung Bges. Der Basisstrom für die Ansteuerung bleibt in der Größenordnung von 1 A.
Eine zusätzliche Beschaltung nach Abb. 4-14 verringert die Ausschaltzeit (turn-off time).

iC1 iC2 C i i
B2 E1
i B ŏi B ŏi B ŏʛi ʅ i ʜ
B1 C2 2 B2 2 E1 2 B1 C1
B T2
T1 iB2 i B ŏʛi ʅi ŏB ʜ B ŏʛ1ʅ B ʜŏi
B2 C2 2 B1 B1 1 2 1 B1

mit B ļ1 folgt B IJB ŏB
E 1 ges 1 2

Abbildung 4-13 Prinzipieller Aufbau eines Darlington-Transistors

C Abbildung 4-14
iC1 iC2
iB1
Einstufige Darlington-
schaltung mit
B T2 verbesserter Ansteuerung
iB2
T1

E Symbol
4.1 Bipolartransistor 41

4.1.7 Vergleich Bipolartransistor – Schalter

Wird ein mechanischer Schalter S durch einen Transistorschalter T ersetzt, so ändert sich das
Systemverhalten. Am Beispiel einer Lampensteuerung lassen sich die wesentlichen Unter-
schiede aufzeigen. Dazu wird eine Lampe mit Rkalt << Rwarm über einen Transistor T und über
Schalterkennlinien
iC
Lampe Lampe S

iC iC uCE
Ud Ud
T S iC
T ein
uCE uCE
T aus

uCE

Abbildung 4-15 Schalten eines nichtlinearen Widerstandes (z. B. einer Lampe)

einen mechanischen Schalter S eingeschaltet (Abb. 4-15). Es zeigt sich, dass der Transistor mit
seiner Strom einprägenden Wirkung den Einschaltstrom der Lampe nahezu ausgleicht. Selbst
der Kurzschlussstrom wird vom Transistor durch seine nichtlineare Kennlinie begrenzt.
Deshalb ist eine Schmelzsicherung bei einem Transistorschalter nur bedingt wirksam. Der
Vorteil des idealen Schalters S ist der im Vergleich zum Transistor vernachlässigbare
Spannungsabfall im Durchlassbetrieb, wodurch nur sehr geringe Durchlassverluste entstehen.
Mit dem Transistorschalter kann die Leistung der Lampe linear gesteuert werden. Dabei sind
zwei Betriebsarten möglich die nachfolgend beschrieben werden.
Ud Abbildung 4-16
EIN-Arbeitspunkte des
Rkalt mechanischen Schalters S Einschalten eines nichtlinearen
ohmschen Verbrauchers mit
iC
einem mechanischen Schalter S
EIN-Arbeitspunkte des und einem Transistor T
Transistorschalters

Rkalt À Der Transistor wirkt durch

Kurzschluss

seine nichtlineare Kennlinie

strombegrenzend.

Ud iC ( iB )
R warm
Rwarm

AUS

Ud uCE
42 4 Transistoren

4.2 Betriebsarten
Ein Transistorschalter kann als Gleichstromschalter zum Betätigen von typischen Gleich-
stromlasten, wie z. B. einer Lampe oder einem Stellmotor, oder als Pulssteller zum perio-

Transistorschalter

Pulssteller
Gleichstromschalter Periodische Schalthandlungen
einmalige Schalthandlungen
Periodendauer TP
Einschaltzeit TE

dischen Steuern eines Mittel- oder Effektivwertes eingesetzt werden. Die Steuerung als Puls-
steller kann mit einer konstanten oder zeitveränderlichen Pulsfrequenz fP erfolgen.

iC
uR
R

iC Ud U d ėU CE,sat
Id
R
uCE
TE t
1
TP
fP

Abbildung 4-17 Transistorschalter im Pulsbetrieb

Für den Kollektorstrom iC lassen sich der Mittelwert ICAV und der Effektivwert ICRMS bestim-
men. Man wählt im Pulsbetrieb als Zeitbasis der Mittelwertbildung die Periodendauer TP
(Kurzzeit-Mittelwert). Mit der Annahme eines zeitlich konstanten Gleichstromes Id ergeben
sich für den Mittelwert ICAV und Effektivwert ICRMS die Beziehungen:

Effektivwert (Root Mean Square, RMS) Mittelwert (Average, AV)

T
TE

ʎ ʎ
T
1 E 2 TE 1 E
I CRMS ĩ i dt I dŏ ʘi I CAV ĩ i dt I dŏ
C TP 0 C TP
TP 0 C TP
4.2 Betriebsarten 43

4.2.1 Schalten einer ohmsch-induktiven Last

Die Arbeitsweise der Schaltung in Abb.
4-18 ist von mehreren Zuständen gekenn-
R u R RŏiC zeichnet, die in Abb. 4-19 dargestellt sind:

d iC
L uL L
dt Statische Zustände
Ud
iC 1. AUS: iC = 0 A, uCE = Ud
iB 2. EIN: iC und uCE sind bestimmt durch
uCE
den Arbeitspunkt von Widerstands-
uBE und Sättigungsgerade (Abb. 4-19).

Abbildung 4-18 Ohmsch-induktive Last

Dynamische Zustände

EINSCHALTEN
Beim Einschaltvorgang (t0 in Abb. 4-19) bricht die Spannung uCE sehr schnell auf Null
zusammen (t1) und der Strom iC steigt von 0 mit der Zeitkonstanten ˃ =L/R näherungsweise
exponentiell an, bis der Arbeitspunkt EIN nach Gl. (4-8) erreicht ist (t2). Gleichzeitig steigt
uCE von 0 auf den Wert der Sättigungsspannung UCE,sat im Arbeitspunkt an.
U d ė U CE,sat
iC (4-8)
R
Die Induktivität L nimmt während dieser Zeit die Energie WL nach Gl. (4-9) auf.
1 2
WL Li (4-9)
2 C

AUSSCHALTEN
Der Kollektorstrom iC ist durch die Induktivität L eingeprägt (t3 – t5). Beim Ausschalten muss
die Energie WL der Induktivität L abgebaut werden. Diese Energie wird größtenteils im
Transistor in Wärme umgewandelt. Während der Transistor hochohmig wird, kommt es zu
einer Spannungsüberhöhung an der Kollektor-Emitterstrecke.
M: ĖU 0 ėuCE ėu L ėuR ʅU d ʍ u CE U d ė u R ėu L mit u Lʆ 0

Bei hinreichend großer Stromsteilheit kann die Spannung uCE die Spannungsfestigkeit der
Kollektor-Basis-Diode (UCE,max) überschreiten, wodurch der Transistor im Durchbruch
betrieben wird. Sobald die Energie WL abgebaut ist, wird iC zu Null und die Spannung uCE
fällt auf Ud. Durch die auftretende Verlustleistung ist der Transistor thermisch gefährdet.
44 4 Transistoren

Zur Vermeidung des Durchbruchs setzt diese Betriebsart eine geringe Flankensteilheit des
Kollektorstromes iC voraus. Aber auch hierbei wird der Transistor durch die auftretende
Verlustleistung belastet.

iC PV,max
EIN Ausschalten
Ud
t3 t4 t5
R
t2
de
sgera

Durchbruch
gu ng

UCE, max
Sätti

AUS
Einschalten
t1 t0
Ud uCE
UCE,sat

Abbildung 4-19 Ein- und Ausschaltvorgang ohne Freilaufdiode

Zum Schutz des Schalttransistors beim Abschaltvorgang vor Überspannungen und zur
Reduzierung der Schaltverluste muss die ohmsch induktive Last nach Abb. 4-20 induktivitäts-
frei mit einer Freilaufdiode DF beschaltet werden. Durch die Freilaufdiode wird uCE auf ideal
Ud begrenzt. Die Stromübernahme der Freilaufdiode erfolgt, sobald die Ventilspannung uDF
positiv ist. Die Ventilspannung wird in Abb. 4-20 aus dem Maschenumlauf M ermittelt.

M: ĖU 0 u DFʅuZ ʅU d ėuCE

uZ Z R u R Rŏi L
ʍ u DF = uCEʅu Z ėU d

uDF DF d iL
L uL L Leitbedingung für DF :
dt
iDF iL
Ud u DF ʇ 0 wenn u CE ʇ U dʅu Z
iC = 0

uCE Abbildung 4-20

Schalter mit Freilaufdiode und zusätzlicher
iB = 0 Zenerdiode (Z-Diode) zum beschleunigten
uBE
T Abbau der Energie WL (Entmagnetisierung)
4.2 Betriebsarten 45

iC Ausschalten
Ud t3 t4 Freilaufdiode
EIN schaltet ein
R de
t2 t5

UZ0
sgera

mit
R Zener-
gung

-G
er a Diode im
de t6
Sätti

Freilauf-
kreis

Einschalten t0
t1

UCE,sat Ud
UCE

Abbildung 4-21 Ein- Aus-Schaltvorgang mit idealer Freilaufdiode und Zenerdiode

Während beim Ausschaltvorgang in Abb. 4-20 der Transistor hochohmig wird, steigt bei
annähernd konstantem Kollektorstrom iC die Spannung uCE auf den Wert der Eingangs-
gleichspannung Ud an. Überschreitet uCE den Wert von Ud, so ist uDF > 0 und die Freilauf-
diode übernimmt schlagartig den Laststrom iL. Nach der Stromübergabe auf die Freilaufdiode
wird der Laststrom von der Induktivität L weiterhin aufrecht erhalten, sinkt aber mit der
Zeitkonstanten ˃ auf Null (ideale Diode angenommen). Wegen di/dt < 0 ist uL negativ. Um
den Abbau von iL zu beschleunigen, wird zur Freilaufdiode DF in Abb. 4-20 eine Zenerdiode
Z in Reihe geschaltet. Hierdurch arbeitet die Induktivität auf eine Gegenspannung (Zener-
Spannung UZ) und wird bei gleicher Zeitkonstanten IJ schneller entmagnetisiert (Abb. 4-22).
Wie in Abb. 4-21 dargestellt, ist uCE während des Freilaufs um die Zener-Spannung vergrößert
auf uCE = Ud + UZ. Die Spannungsfestigkeit des Transistors bestimmt daher die zulässige
Zener-Spannung.

i
Abbildung 4-22
Ud iL Stromverlauf beim Abschalten
R ohne Zenerdiode einer Induktivität mit und ohne
Z-Diode im Freilaufzweig

Durch UZ will sich der Strom iL

theoretisch umkehren. Im
0 Stromnulldurchgang ist die
mit Zenerdiode t Energie der Induktivität L ab-
UZ iL = 0 gebaut und der Strom bleibt 0.
ė
R
IJ
46 4 Transistoren

4.2.2 Schalten eines eingeprägten Stromes

4.2.2.1 Weiches Schalten
In einem Stromkreis nach Abb. 4-23 werden Schaltvorgänge durch die Induktivität des Strom-
kreises bestimmt. Beim Einschalten des Transistors T bricht die Spannung uCE sofort auf IJ 0
zusammen. Die Steilheit von iC wird durch Ud und L˂ bestimmt. Beim Ausschalten bestimmt
der Transistor T zur Spannungsbegrenzung über die Ansteuerung die Stromsteilheit.
L˂ L˂ Abbildung 4-23
Ein- und Ausschalten
uL˂ D uL˂ D eines induktiven
Id Id
Stromkreises
Ud iC Ud iC
T T
uCE = Ud + uL˂
uCE = Ud - uL˂ IJ 0

L˂ bestimmt die Stromsteilheit L˂ verursacht beim Abschalten eine

und übernimmt die gesammte hohe Spannungsbelastung des
treibende Spannung Transistors

Die Spannungsbelastung des Transistors ist beim Ausschalten durch die Summe von Betriebs-
spannung und induzierter Spannung uLı gegeben. Die Stromsteilheit muss dann so begrenzt
sein, dass uLı zusammen mit Ud nicht den Transistor zerstört. Den Verlauf der Ströme und
Spannungen zeigt Abb. 4-24.

Abbildung 4-24
L˂ nimmt die d iC
uCE L˂ Schalten eines eingeprägten
gesamte Spannung auf dt Stromes in einem stark induktiven
ûCE
Stromkreis (weiches Schalten)
Ud – Beim Einschalten bricht die
Spannung uCE fast auf Null zusam-
t men, so dass es nur geringe Ein-
schaltverluste gibt.
iC
iCM – Beim Ausschalten muss die
Id Stromsteilheit so gering gewählt
werden, dass die induzierte
Spannung nicht den Transistor
t gefährdet (Durchbruch).
iDF
– Die in der Induktivität gespeich-
Id
erte Energie WL muss beim Aus-
schalten im Transistor in Wärme
iRRM umgewandelt werden. Dies ist mit
t
iB hohen Ausschaltverlusten
Strom-Steilheitsbegrenzung verbunden.

t
4.2 Betriebsarten 47

4.2.2.2 Hartes Schalten

In einem induktivitätsfreien Stromkreis nach Abb. 4-25 ist die Stromsteilheit allein durch den
Transistor T bestimmt. Überspannungen treten (ideal) nicht auf. Die Spannung uCE bleibt
während des gesamten Einschaltvorganges auf dem Wert der Betriebsspannung Ud. Die Folge
sind hohe Einschaltverluste.

Abbildung 4-25
L˂
D
Id Hartes Schalten, Ersatzschaltbild
iC Beim harten Schalten arbeitet der Transistor direkt an der
Ud
T Spannung des Kondensators. Der Stromkreis ist daher,
uCE =Ud abgesehen von unvermeidbaren Leitungsinduktivitäten,
induktivitätsfrei.

Unvermeidliche parasitäre Induktivitäten des Stromkreises führen beim Einschalten jedoch zu

einer reduzierten Spannung uCE und so zu einer Einschalt-Entlastung des Transistors. Beim
Ausschalten belasten diese Induktivitäten den Transistor jedoch mit einer Überspannung.
Abhilfe kann hier ein Entlastungsnetzwerk (RCD-Beschaltung, Kap. 4.2.3) bringen. Der in
Abb. 4-26b dargestellte Verlauf der Arbeitspunkte beim Ein- und Ausschaltvorgang muss
innerhalb des vorgegebenen sicheren Arbeitsbereiches (SOA) entsprechend Abb. 4-3 liegen.
a.) b.)
Einfluss
parasitärer Induktivitäten
uCE

ûCE
iC
Ud
iCM
ideal
t

iC iCM Ein
Id Id Aus

iDF uCE
Ud ûCE
Id
iRM t

iB

t
Abbildung 4-26 Hartes Schalten
Die Stromsteilheit wird beim Ein- und Ausschalten vom Transistor vorgegeben. Beim Einschalten liegt
annähernd die volle Betriebsspannung an der Kollektor-Emitterstrecke, so dass erhebliche Schaltverluste
entstehen. Die Induktivität des Stromkreises muss so klein sein, dass beim Abschalten die maximal
zulässige Kollektor-Emitterspannung nicht überschritten wird. Die auftretende Schaltüberspannung
begrenzt letztlich den tatsächlich abschaltbaren Strom.
48 4 Transistoren

4.2.3 RCD-Beschaltung
Zur Spannungsentlastung des Transistors T wird beim Ausschaltvorgang ein Kondensator C
parallel zur Kollektor-Emitterstrecke geschaltet. Bei jedem Ausschaltvorgang wird der
Kondensator mit der Energie der parasitären Induktivität L˂ des Stromkreises geladen. (L˂
beschreibt auch die parasitäre Induktivität des Kondensators und der internen Verschaltung des
Transistors (5-20 nH)). Mit der Kapazität C kann die maximale Spannungsbelastung des
Transistors ûCE nach Gl. (4-10) festgelegt werden. Damit der Kondensator beim Einschalt-
vorgang nicht den Transistor überlastet, erfolgt die Entladung von C über einen in Reihe
geschalteten Widerstand R. Die Diode D leitet beim Ausschalten den Ladestrom am
Widerstand R vorbei und zwingt den Entladestrom beim Einschalten über den Widerstand R.
Die Entladezeit des Kondensators (>3 R·C) begrenzt die maximale Schaltfrequenz des
Transistors.

iDF Id Abbildung 4-27

DF Transistorschalter mit RCD-

Beschaltung zur Kompensation
der parasitären Induktivität des
Cd Stromkreises
Ud iL˂
uL˂ Die RCD-Beschaltung
L˂
ȩ verringert die Span-
M iC iB nungsbelastung der
R Kollektor-Emitterstrecke
D
T uCE und

C ȩ reduziert die Schaltverluste.

uC

RCD-Beschaltung

Zur Wirkungsweise:
In Abb. 4-27 leitet T und führt den Kollektorstrom iC = Id. Der Kondensator C sei vollständig
entladen. Wird der Basisstrom des Transistors abgeschaltet, sinkt der Kollektorstrom iC und
wird zu 0. Der von L˂ eingeprägte Strom fließt nun in den Kondensator C. Der Kondensator
wird mit Id über die Diode D geladen. Die Spannung uCE verhält sich wie uC. Überschreitet
uCE den Wert der Eingangsspannung Ud, schaltet die Freilaufdiode DF durch und der
Freilaufkreis ist aktiv. Der Kondensator C nimmt noch die Energie der parasitären
Induktivitäten des Stromkreises auf und bleibt geladen bis T wieder einschaltet. Dann entlädt
sich C über R und der CE-Strecke von T. Mit Gl. (4-10) kann die Spannungsbelastung des
Kondensators abgeschätzt werden.

ʎ
L
uʒ CE U d ʅ ʧu C mit ʧ uC I dŏ
˂ (4-10)
C
4.3 Der IG-Feldeffekttransistor (MOSFET) 49

4.3 Der IG-Feldeffekttransistor (MOSFET)

4.3.1 Aufbau

Gateelektrode
Abbildung 4-28
+ ++++++++++ Prinzip des Feldeffekt-
transistors
- - - - - - - - - -
UGS Influenzladung
p-dotiertes Substrat
-
Gegenelektrode

Beim MOSFET wird die elektrische Leitfähigkeit eines Substrates durch ein elektrisches Feld
gesteuert. Der prinzipielle Aufbau eines MOSFET nach Abb. 4-28 entspricht dem eines
Kondensators. Zwischen zwei Elektroden befindet sich ein p-dotiertes Substrat. An den
Elektroden sei die Spannung UGS wirksam. Das von dieser Spannung erzeugte elektrische Feld
E ruft im Substrat Influenzladungen hervor. Diese Ladungen, im p-Gebiet sind das
(Majoritätsträger) Elektronen, bewirken eine elektrische Leitfähigkeit des Substrates. Ohne
äußere Spannung gibt es keine Influenzladungen und somit auch keine elektrische
Leitfähigkeit. Zur Steuerung eines Stromes muss diese Anordnung entsprechend Abb. 4-29
abgewandelt werden.
Metallisierung S G D
Abbildung 4-29
Praktische Ausführung
eines MOSFET
n Isolierschicht n
aus Metall-Oxid

p-dotiertes Substrat p

Sperrschicht des pn-Überganges

B ( Bulk)
im spannungslosen Zustand
Gegenelektrode
Im p-Substrat befinden sich jetzt zusätzlich zwei n-dotierte Bereiche mit den Anschlüssen S
(Source) und D (Drain). Über diese Anschlüsse soll der gesteuerte Stromfluss erfolgen. Zur
Erzeugung des elektrischen Feldes dienen die Anschlüsse G (Gate) und B (Bulk, Substrat). Die
Gateelektrode ist durch ein Metalloxid vom Substrat isoliert. Deshalb wird dieser Transistortyp
als Metall-Oxid-Semiconductor, kurz MOSFET, bezeichnet. Ohne äußere Spannungen bilden
sich an den pn-Übergängen Raumladungszonen aus. Für den praktischen Einsatz wird der
Substratanschluss B mit dem Sourceanschluss S direkt verbunden. Wird an die Anschlüsse D
und S nun eine positive Spannung UDS angelegt, so ist in Abb. 4-30 der rechte pn-Übergang in
Sperrrichtung, der linke in Durchlassrichtung gepolt. Ein Stromfluss kann in beiden
Richtungen nicht erfolgen. Man nennt diesen Transistortyp daher selbstsperrend.
50 4 Transistoren

uDS
Symbol
S G D D

G
n n S
pn-Übergang bei UDS > 0 D: Drain
B in Sperrrichtung gepolt p S: Source
G: Gate
Abbildung 4-30 Selbstsperrender n-Kanal MOSFET mit Symbol

Wird zusätzlich die Steuerspannung UGS angelegt, so kommt es aufgrund des elektrischen
Feldes E im Substrat zu einer Elektronenansammlung zwischen Drain- und Source-Anschluss,
einem leitfähigen Elektronenkanal (n-Kanal), und es fließt ein reiner Elektronenstrom vom
Drain zum Source-Anschluss, daher die Bezeichnung unipolar-Transistor. Die Elektronen-
leitung hat einen positiven Temperaturkoeffizienten.
Der in Abb. 4-31 dargestellte n-Kanal-MOSFET ist für kleine Spannungen und Ströme
geeignet. Durch eine Parallelschaltung vieler Einzeltransistoren kann eine höhere Stromstärke

uDS
Abbildung 4-31
uGS > 0
G Bildung des Elektronenkanals
D bei uGS > 0
S

n n
E
e e e p-Substrat
B

erreicht werden. Bei der erforderlichen Parallelschaltung solcher Einzeltransistoren zu einem

Leistungs-MOSFET ergeben sich folgende Probleme:
À Die Verlustleistung tritt in den stromführenden Schichten unter der Oberfläche auf. Die
entstehende Wärme kann von dort schlecht abgeleitet werden und führt auf ein vertikal
inhomogenes Temperaturprofil.
À Die Verbindung aller individuellen MOSFET-Einheiten untereinander durch Leiterbahnen
erweist sich als kompliziert. Zudem wird die Kristallfläche nur schlecht ausgenutzt.
Der Schlüssel zur Entwicklung von Leistungs-MOSFETs besteht in der vertikalen Anordnung
der stromführenden Schichten. Der vertikale Aufbau gestattet eine zellenförmige Strukturie-
rung des Leistungshalbleiters und damit eine hohe Konzentration identischer MOSFET-
Elemente auf einem Kristall. Durch eine regelmäßige Anordnung der vertikal aufgebauten
MOSFET-Zellen ergibt sich eine homogene Verteilung der Verlustleistung. Die entstehende
Wärme kann gut über das Substrat und den Drainkontakt abgeführt werden, so dass die
Stromdichte verdreifacht werden kann. Dabei sorgt der positive Temperaturkoeffizient für eine
gleichmäßige Stromverteilung im Kristall. Die Integrationsdichte bei Leistungs-MOSFET
beträgt z. Zt. > 800000 Transistorzellen pro cm2 bei einer Chipfläche von 0,3...1,5 cm². Die
Entwicklung des Leistungstransistors aus dem Signaltransistor zeigt Abb. 4-33. Damit der
4.3 Der IG-Feldeffekttransistor (MOSFET) 51

MOSFET nach Abb. 4-33a auch hohen Sperrspannungen standhalten kann, wird eine niedrig
dotierte Driftzone (ní) zwischen dem p-Gebiet unter dem Gatekontakt und der n+ -Drainzone
vorgesehen werden (Abb. 4-33b). Sie reduziert die Feldstärke und verhindert so einen Feld-
stärkedurchbruch. Praktisch die gesamte Spannung UDS fällt über diesen Bereich ab. In den
weiteren Schritten wird nun erreicht, dass der Drainanschluss für eine vertikale Stromführung
auf die Unterseite des Substrates verlegt wird. Dabei kann zunächst der Substratanschluss B
durch eine überlappende Kontaktierung im S-Bereich ersetzt werden. In Abb. 4-33c ist die
fertige Struktur eines Einzeltransistors zu erkennen. Darin ist auch die Inversdiode (Body-
Diode) angedeutet. Abb. 4-33d zeigt den durch Parallelschaltung entstandenen Leistungs-
transistor. Diese Anordnung lässt sich prinzipiell erweitern, wodurch sich hohe Stromstärken
für einen MOSFET-Leistungstransistor erzielen lassen. Hauptanwendung derzeit bei Span-
nungen kleiner 200 V z. B. im Automobilsektor oder bei Schaltnetzteilen. Zur Erzielung einer
höheren Spannungsfestigkeit (bis 1000 V sind möglich) muss die nė-Zone verbreitert werden.
Bei Verdopplung der Spannungsfestigkeit steigt jedoch der Durchlasswiderstand rDS(on)
üblicherweise bis auf den fünffachen Wert an („Silicon Limit“). Einer Verringerung von
rDS(on) durch eine entsprechende Vergrößerung der Siliziumfläche ist wegen der dabei
sinkenden Fertigungsausbeute eine Grenze gesetzt. Abb. 4-32 zeigt den möglichen Einsatz
einer externen Inversdiode bei einem MOSFET.
Vergleich eines MOSFET-Leistungstransistor mit einem Bipolartransistor:

Leistungs-MOSFET Bipolartransistor

Spannungsgesteuerter Schalter Stromgesteuerter Schalter

Unipolarer Ladungstransport durch Bipolarer Ladungstransport durch Elektronen

Elektronen (n-Kanal-Typ ) oder durch
Löcher (p-Kanal-Typ). Daher:
À keine Ladungsspeicherung
À frequenzunabhängige Verluste
À positiver Temperaturkoeffizient
À hoher Durchlasswiderstand da
keine Ladungsträgerinjektion.
À Strukturbedingte Inversdiode
Der vertikale Stromfluss unterhalb des
Gate-Bereiches führt auf eine nur
partielle Nutzung der Siliziumfläche.
und Löcher. Daher:
À Ladungsspeicher-Effekt
À Die Schaltverluste sind frequenz-
proportional
À negativer Temperaturkoeffizient und
zweiter Durchbruch
À Kleiner Durchlasswiderstand bei hohen
Strömen durch Ladungsträgerinjektion
in die Kollektorzone.
Der ganzflächige Kollektor-Basis-Übergang
führt auf eine optimale Ausnutzung der
Siliziumfläche.

Abbildung 4-32
SD
Abschaltung der Body-Diode
Externe
Inversdiode Der Einsatz einer externen Inversdiode ist möglich, wenn die interne
Inversdiode (Body-Diode) über eine zusätzliche Schottky-Diode (SD)
ausgeschaltet wird. Es entsteht aber ein zusätzlicher Spannungsabfall
in Durchlassbetrieb des MOSFET von ca. 0,4 V.
52 4 Transistoren

schwach dotierte Zone

a)
Substrat- zur Erhöhung der
anschluss über Spannungsfestigkeit
die Source- S G D
Kontaktierung
MOS-
Hochspannungs-
n n ė
n transistor
p D-MOSFET

b) S G

n Drainanschlus
nė s seitlich
verlegt
D
n
p

S G
c)

n fertiger MOS-
strukturbedingte p Leistungstransistor
Inversdiode nė V-D-MOSFET
(Body-Diode)
n

großflächiger Drainkontakt für D

eine optimale Wärmeabgabe

d) S
G

n n Parallelschaltung
zweier Transistorzellen
p
nė
n

D
Abbildung 4-33 Herleitung des MOS-Leistungstransistors
4.3 Der IG-Feldeffekttransistor (MOSFET) 53

4.3.2 Die Kennlinie

Durchbruch
iD
ohmsches Verhalten
uGS

iD
D
uDS
Sättigung G S
uGS

Messschaltung
Abschnürbereich uGS konstant
Pinch-off

uDS

Abbildung 4-34 Statische Kennlinie eines n-Kanal-MOSFET

Ist in Abb. 4-34 die Spannung uGS größer als die Threshold-Spannung UTh, so existiert
zwischen D und S ein leitfähiger Kanal und der MOSFET verhält sich wie ein ohmscher
Widerstand (ohmscher Bereich). Im ohmschen Bereich wird der Kanalquerschnitt durch
Steigerung der Gate-Source-Spannung vergrößert. Er ist der Arbeitsbereich für Schalteran-
wendungen. Wird uDS > uGS, so ist der drainseitige pn-Übergang in Sperrrichtung beansprucht
und es bildet sich eine Raumladungszone (RLZ) nach Abb. 4-35 aus. Bei einer Steigerung von
uDS wird der Spannungsanstieg von der RLZ aufgenommen. Der Drainstrom bleibt nahezu
konstant (Sättigung) bis schließlich der Durchbruch erfolgt.
Die Spannungsbegrenzung im Durchbruchbereich entsteht entweder durch einen Durchgriff
der Raumladungszone auf die Drainelektrode (Punch Through) oder durch Stoßionisation
(Avalanche-Durchbruch).
uDS Abbildung 4-35
MOSFET im Sättigungszustand
RL Wegen uGD < 0 bildet sich an der Drainseite eine Raum-
uGD ladungszone aus. Steigt uDS weiter an, so wird durch
Ausweitung der Raumladungszone RLZ der Spannungs-
S uGS G D anstieg kompensiert.

n+ n+ Folge:
Der Drainstrom bleibt bei einem Anstieg der Spannung
Kanal RLZ uDS im Sättigungsbetrieb annähernd konstant.
Pinch-off-Punkt
p
54 4 Transistoren

4.3.3 Die Gatekapazität

Die Gateelektrode eines MOSFET bildet eine Eingangskapazität, die für den Schaltvorgang
durch eine Ersatzkapazität CISS beschrieben wird. Die Zusammensetzung der Ersatzkapazität
zeigt Abb. 4-36. Die dargestellten Kapazitäten sind zum Teil von der Spannung uDS abhängig.
D iD
iG
CGD
iG
G uDS CDS
uGS CISS
uGS CGS

S
Abbildung 4-36 Gate-Ersatzschaltbild und Ersatzkapazität CISS eines MOSFET

CGS ist eine konstante Größe, CGD und CDS ändern sich mit der Spannung uDS. Um diesen
Einfluss zu berücksichtigen, ersetzt man CGD abhängig von der Spannung bzw. vom Schalt-
zustand durch die Werte CGD = CGD1 für uDS IJ 0 und CGD = CGD2 für uDS >> 0. Dabei gilt:
CGD1 >> CGD2. Zur Vereinfachung wird ferner in Gl. (4-11) die zwischen Gate G und Source
S wirksame Kapazität zusammengefasst als spannungsabhängige Ersatzkapazität CISS. Daten-
blattangaben für CISS gelten bei einer Spannung uDS = 25 V und sind mit einer Messbrücke bei
einer Frequenz von 1MHz ermittelt, d. h. CISS ist eine Vergleichsgröße (siehe auch Gl. 4-14).
C ISS C GS ʅ C GD (4-11)

Die Kondensatoren CGS und CGD bilden für das Gate einen kapazitiven Spannungsteiler. Bei
offenem Gateanschluss wirkt die Spannung uDS daher über CGD auf den Eingang zurück.

D
Abbildung 4-37
CGD
RG G Kapazitiver Spannungsteiler am Gateanschluss
uDS
Änderungen von uDS wirken über CGD auf den Eingang G
uG uGS CGS zurück.
S
Die Änderung der Gatespannung uGS berechnet sich in diesem Fall zu:
C GD
Spannungsrückwirkung: ʧuGS ʧ uDS (4-12)
C GD ʅC GS

Da im Schalterbetrieb uDS große Spannungssprünge macht (siehe auch Abb. 4-60), besteht die
Gefahr, dass CGS über diese kapazitive Kopplung auf UTh aufgeladen wird und der MOSFET
ungewollt einschaltet. Zur Einprägung der Gatespannung uGS muss die Ansteuerung des Gates
daher möglichst niederohmig erfolgen (kleiner Gatewiderstand RG). Ferner wird die Gate-
spannung im ausgeschalteten Zustand auf negative Werte eingestellt. Übliche Ansteuerspan-
nungen: Ein: uG = +15 V, Aus: uG = í15 V.
4.3 Der IG-Feldeffekttransistor (MOSFET) 55

4.3.4 Neuere Entwicklungsrichtungen

Ziel der Entwicklungsarbeiten ist die Verringerung der Durchlassverluste in Verbindung mit
einer Spannungsfestigkeit von über 1000 V. Bei der in Abb. 4-33 dargestellten Struktur eines
MOSFET-Leistungstransistors wird zur Erzielung einer hohen Spannungsfestigkeit die Dicke
der ní-Schicht angepasst. Bei einer Verdopplung der Spannungsfestigkeit der Drain-Source-
Strecke steigt jedoch der Durchlasswiderstand rDS(on) in etwa auf den fünffachen Wert. Dieser
Zusammenhang wird allgemein mit „Silicon-Limit“ bezeichnet.
À Bei vergleichbarer Stromtragfähigkeit wächst bei der MOS-Struktur die erforderliche
Chipfläche (Exponent: 2,4 – 2,6) überproportional zur Spannungsfestigkeit.
Werden in die ní-Zone des normalen MOSFET-Leistungstransistors nach Abb 4-38a p-
leitende Gebiete eingebracht die mit der p-Schicht verbunden sind, so erhält man die so
genannte CoolMOS-Struktur eines MOSFET-Leistungstransistors nach Abb 4-38b.

S G S G
SiO2 SiO2

n+ n+ n+ n+
p p p p
n- p n- p

n+ n+
D D

a) Standard-Struktur eines b) CoolMOS-Struktur

MOSFET-Leistungstransistors

Abbildung 4-38 Vergleich von MOS- und CoolMOS-Struktur

Bei der CoolMOS-Struktur führen die zusätzlichen p-Gebiete im Sperrzustand zu einer ver-
änderten Feldausbildung in der ní-Zone, wodurch bei gleicher Spannungsbelastung eine redu-
zierte Dicke der ní-Zone möglich wird. Der als „Silicon-Limit“ bezeichnete Zusammenhang
zwischen Sperrspannung und Durchlasswiderstand ist dadurch praktisch aufgehoben, rDS(on)
wächst nur noch linear mit der Spannungsfestigkeit des Transistors. Die Folge ist ein ver-
gleichsweise geringer Durchlasswiderstand rDS(on).
Im Vergleich zur MOSFET-Struktur nach Abb. 4-38a zeigt die CoolMOS-Struktur nach Abb.
4-38b folgende Vorteile:
À Bei gleicher Chipfläche reduziert sich rDS(on) um den Faktor 5.
À Für einen vergleichbaren Strom ist nur noch 1/3 der Chipfläche erforderlich, bei
gleichzeitig reduzierten Schalt- und Durchlassverlusten.
À Die Gatekapazität und -ladung sind um 1/3 reduziert.

Einschränkungen bei der Anwendung dieser Transistoren ergeben sich aus der Leistungs-
fähigkeit der Inversdiode (Body-Diode).
56 4 Transistoren

4.4 Der IG-Bipolar Transistor (IGBT)

4.4.1 Aufbau
Wird ein feldgesteuertes Bauelement nicht wie der MOSFET mit einem n-leitenden Substrat
sondern, wie in Abb. 4-39 dargestellt, mit einem p-leitenden Substrat hergestellt, so erhält man
den Insulated Gate Bipolar Transistor, IGBT.
MOSFET IGBT
S G E G C

n n
p p G
n– n–
n p E
D C
Abbildung 4-39 Die Ableitung der IGBT-Struktur (NPT) vom MOSFET und Schaltsymbol

Während der Stromfluss des MOSFET von D nach S von einem np-Übergang bestimmt ist,
der als Inversdiode arbeitet, findet der Stromfluss im IGBT über eine pnp-Strecke statt und
enthält somit keine strukturbedingte Inversdiode. Zum Verständnis dieser Schichtenfolge wird
ein Ersatzschaltbild nach Abb. 4-40 gewählt. Der IGBT setzt sich aus einem Bipolartransistor
T2 und einem MOSFET T1 zusammen. Zusätzlich ist ein weiterer Transistor T3 enthalten, der
über den Wannenwiderstand RW angesteuert wird. T2 und T3 bilden eine Thyristorstruktur. Im
Normalfall ist RW so klein, dass die Basis-
E (Emitter) G ( Gate ) Emitterstrecke von T3 kurzgeschlossen ist,
wodurch diese Struktur inaktiv bleibt. Die
p n T Thyristorstruktur ist nur für den Überlastfall
RW 1
von Bedeutung. Der IGBT würde dann seine
Steuerbarkeit verlieren (latch up). Bei der Tran-
T3 sistorherstellung ist man bestrebt, diesen Effekt
erst bei sehr hohen Strömen zuzulassen.
Praktisch kann der IGBT einen Kurzschluss-
-- strom kurzzeitig führen und abschalten. Für den
T2 n
--
normalen Betrieb des IGBT ist daher nur der
n MOSFET zusammen mit T2 von Bedeutung
und es genügt ein Ersatzschaltbild nach Abb. 4-
41. Die Herstellung von Chipflächen größer 2
p
cm² ist derzeit wegen der geringen Struktur-
breiten wirtschaftlich nicht möglich, so dass für
C (Kollektor) höhere Ströme eine Parallelschaltung mehrerer
IGBT erforderlich ist. Eine gemeinsame Invers-
Abbildung 4-40 Vollständiges Ersatzschaltbild diode kann dann optimal für die Parallelschal-
tung gewählt werden.
4.4 Der IG-Bipolar Transistor (IGBT) 57

E (Emitter) G ( Gate ) iC C
p n
T1 T2 pnp

uCE
T2 G
n- T1
-
uGE MOS
p
C (Kollektor) E

Abbildung 4-41 Vereinfachtes Ersatzschaltbild eines IGBT

4.4.2 Durchlasseigenschaften
Das Durchlassverhalten wird durch den pnp-Transistor T2 in Abb. 4-41 bestimmt. Es liegt ein
bipolarer Leitungsmechanismus vor.

iC
iC
BE-Diode
Bahnwiderstand RB
RB
uCE
Schwellbereich
der BE-Diode uG

uGE

uCE
Sperrfähigkeit
prinzipielles Modell eines IGBT
der BE-Diode
zur Kennlinienbeschreibung
Abbildung 4-42 Durchlass- und Sperrkennlinie

Im Ersatzschaltbild erzeugt der Basis-Emitter Übergang des Transistors T2 einen Durchlass-

spannungsabfall wie eine Diode (BE-Diode in Abb. 4-42). Dadurch ist der Spannungsabfall
des IGBT bei geringen Strombelastungen höher als der eines vergleichbaren MOSFET´s. Bei
kleinen Betriebsspannungen bis ca. 200 V wird daher der MOSFET bevorzugt. Wie bei allen
bipolaren Bauelementen die mit einer schwach dotierten Schicht ausgestattet sind, tritt beim
IGBT mit zunehmender Strombelastung eine Ladungsträgerüberschwemmung im schwach-
dotierten Mittelgebiet auf, d. h. die Leitfähigkeit des n-Gebietes steigt mit zunehmender
Strombelastung, wodurch der Durchlasswiderstand ron mit steigender Strombelastung sinkt
(Leitfähigkeitsmodulation). Abb. 4-43 zeigt, dass der IGBT mit zunehmendem Strom statisch
einen geringeren Spannungsabfall als der unipolare MOSFET aufweist. Die Sättigungs-
spannung beträgt bei einem 600 V IGBT typ. ca. 1,5 V, bei einem 1200 V IGBT ca. 2,5 V. Die
58 4 Transistoren

Leitfähigkeitsmodulation unterliegt durch Ladungsträger Zu- und Abfuhr einer Trägheit, so

dass der IGBT (wie bei der pin-Diode beschrieben) für die Spannung uCE bei hoch-
dynamischen Stromänderungen ein scheinbar induktives Verhalten zeigt.
40
Abbildung 4-43
IGBT MOSFET
Vergleich der typischen
30
Durchlassstrom in A

Durchlassspannung von MOSFET

und IGBT

20 – IGBT: Sättigungsspannung

– MOSFET: ohmscher
10
Spannungsabfall

0
0 2 4 6 8 10
Durchlassspannung in

4.4.3 Das Schaltverhalten

Das Schaltverhalten wird durch den MOSFET und den pnp-Transistor im Ersatzschaltbild
nach Abb. 4-44 bestimmt.
Der MOSFET T1 bestimmt das
Einschaltverhalten und damit die
Spannungssteilheit
beim Einschalten.
Der bipolare Transistor T2
T2 bestimmt das Ausschalt-
verhalten. Durch Rekombi-
nationsvorgänge bildet sich
ein Schweifstrom
(current tail) der die Aus-
Gate T1 schaltverluste erhöht.
uGE RB

Abbildung 4-44 Zum Schaltverhalten eines IGBT

4.4.3.1 Einschalten
Durch Anhebung der Gate Spannung uGE über die Threshold-Spannungspannung UTh hinaus
bildet sich im MOSFET ein leitfähiger Elektronenkanal aus. Elektronen wandern von der
Sourceelektrode in die ní-Schicht (Drift-Region), Löcher wandern von der p-Schicht ebenfalls
in die Driftregion. Das ní-Gebiet wird mit Ladungsträgern „überschwemmt“ wodurch sich
eine hohe Leitfähigkeit einstellt. Aufgrund dieses Leitungsmechanismus kann der
eingeschaltete IGBT wie ein Bipolartransistor betrachtet werden, dessen Basisstrom von einem
4.4 Der IG-Bipolar Transistor (IGBT) 59

MOSFET gesteuert wird. Eine typische Schalteranwendung für eine Last mit eingeprägtem
Strom Id und einer Freilaufdiode DF zeigt Abb. 4-45. In dem Schaltbild sind zusätzlich die
Gate-Kapazität CGE und CGC dargestellt. Diese Elemente werden analog Gl. (4-11) zu CISS
zusammengefasst und ergeben mit RG die Zeitkonstante für den zeitlichen Ablauf des
Schaltvorganges in Abb. 4-46. Entsprechend der Spannungsabhängigkeit von CGC
unterscheiden wir zwischen
IJ1 = RG CISS (uCE § 0 ) und IJ2 = RG CISS (uCE >> 0 ) mit IJ1 > IJ2.

Abbildung 4-45
uDF DF L˂ Ein- und Ausschaltvorgang eines einge-
iDF prägten Stromes
K iC Id Zu Beginn der Betrachtung sei der
CGC Transistor ausgeschaltet und die Diode
uCE Ud leitend:
RG
iDF = Id, iC = 0 und uCE = Ud.
uG CGE uGE

Der Transistor in Abb. 4-45 sei zunächst ausgeschaltet (uGE = 0 V), der eingeprägte Gleich-
strom Id fließt für t ” t0 über die Freilaufdiode DF. Am Transistor liegt die volle Betriebsspan-
nung (uCE = Ud). Zum Zeitpunkt t0 beginnt die idealisierte Betrachtung eines Einschalt-
vorganges.
t0: Zum Zeitpunkt t0 wird das Gate mit dem Spannungshub ʧUG (typisch: + 15 V) beauf-
schlagt. Die Spannung uGE steigt in Abb. 4-46 von 0 V an mit der Zeitkonstanten IJ1 (da
sich uCE noch nicht ändert, bleibt CISS zunächst konstant).
t1: Sobald uGE die MOSFET-Threshold Spannung UTh erreicht (ca. 4 – 6 V), existiert ein
leitfähiger Kanal und der Kollektorstrom iC steigt im weiteren Verlauf proportional zu uGE
an. Die Stromsteilheit von iC wird allein durch die Spannungssteilheit von uGE bestimmt.
Die Freilaufdiode leitet weiter, bis der Strom iDF an den Transistor T übergeben ist und legt
bis dahin das Potenzial des Knotens K auf Ud fest. Am Transistor liegt daher die Spannung
uCE = Ud. Die Folge sind hohe Einschaltverluste. Entlastend wirkt sich die Spannungs-
aufteilung mit der parasitären Induktivität L˂ des Stromkreises aus (siehe auch Abb. 4-26).
t2: iC erreicht sein Maximum, die Freilaufdiode entsprechend das Rückwärtsstrom-Maximum
ihres Reverse Recovery-Vorganges (IRM). Die Freilaufdiode kann nun Sperrspannung auf-
nehmen, wodurch uCE zusammenbricht. Die Änderung von uCE teilt sich direkt der
Kapazität CGC mit, deren Wert sich sich nun mit fallender Spannung uCE vergrößert. Der
einsetzende Entladevorgang von CGC verzögert jetzt zusammen mit dem Kapazitätsanstieg
von CGC den weiteren Spannungsanstieg am Gate, so dass während des Durchschalt-
vorganges gilt: uCE § UGS.
t3: Die Freilaufdiode DF ist stromlos, iC = Id.
t4: Der Transistor ist durchgeschaltet. Während die nun konstante Eingangskapazität CISS mit
der Zeitkonstanten IJ2 > IJ1 nachgeladen wird, sinkt uCE auf den Restwert UCE,on.
60 4 Transistoren

uG

Freilaufdiode DF leitet uGE

UGS ʧuG

UTh

Freilaufdiode nimmt Sperrspannung auf t

~Lı iC

iDF uCE
Ud Id

uCE,on
t2
t0 t1 iRM t3 t4 t

Abbildung 4-46 IGBT-Einschaltvorgang bei konstantem Laststrom (idealisiert)

4.4.3.2 Ausschalten
Auch der Abschaltvorgang ist in seinem zeitlichen Ablauf vom Gate-Ladezustand bestimmt.
Ausgehend vom eingeschalteten Transistor in Abb. 4-47 mit iC = Id und uGE = uG folgt ein
Ausschaltvorgang bei t = t0:
t0: Die Steuerspannung uG wird auf 0 V umgeschaltet, uGE fällt mit IJ2 ab.
t1: uGE erreicht UGS wodurch der IGBT im Sättigungsbereich arbeitet und uCE ansteigt.
t2: Bei eingeprägtem iC beginnt uCE zu steigen. Die Kapazität CGC verringert sich mit
steigender Spannung uCE. In diesem Zustand kompensiert sich der (äußere)
Ladungsabfluss vom Gate mit der durch den Kapazitätsabfall von CGC im Gate
freiwerdenden Ladung, so dass uGE während des Anstiegs von uCE annähernd konstant
bleibt (uGE § UGS).
t3: uCE erreicht die Betriebsspannung Ud wodurch die Freilaufdiode DF in Durchlassrichtung
gepolt wird (uDF > 0). Der Strom iC fällt nun proportional zu uGE (iDF steigt entsprechend
an). Als Folge der Änderung von iC kommt es an der parasitären Induktivität L˂ des Strom-
kreises zu einer Überspannung ʧuCE. Zwischen t3-t4 tritt durch L˂ somit eine erhöhte
Schaltverlustleistung auf.
t4: Der MOSFET hat zum Zeitpunkt t4 abgeschaltet. Über die Basis des Bipolartransistors kann
anschließend keine Ladung mehr abfließen und es beginnt die Schweifstromphase, in der
die noch gespeicherte Ladung allein durch Rekombination abgebaut wird. In der ní-
Schicht ist dieser Vorgang relativ langwierig (s. Abb. 4-44).
4.4 Der IG-Bipolar Transistor (IGBT) 61

uG uGE
UGS
UTh

t
d iC
uCE ʧu CE = L˂
dt
Ud

iC
Id MOSFET-Schaltzeit durch uGE-
Steilheit bestimmt
Schweifstrom
(Rekombination)

t0 t1 t2 t3 t4 t
Abbildung 4-47 IGBT-Abschaltvorgang bei konstantem Laststrom Id (idealisiert)

Die Vierschichtstruktur des IGBT hat beim Ausschaltvorgang wegen der schwachen Dotierung
eine langsame Rekombination von Ladungsträgern in der nė-Schicht zur Folge. Dies führt zu
einem schweifförmigen Abklingen des Kollektorstromes. Verglichen mit einem MOSFET ist
der Ausschaltvorgang um ein Mehrfaches verlängert. Die Schaltverluste sind durch die verlän-
gerte Stromführung vergrößert, weshalb die Schaltfrequenz des IGBT im Vergleich zum
MOSFET abhängig von der Leistung relativ gering gewählt werden muss (siehe Kapitel
13.1.1). Abb. 4-48 zeigt zusammenfassend einen Schaltzyklus (TP: Periodendauer):

iC

Id iCM

Lı = 0
uCE
Lı = 0
Ud

t
TP

Abbildung 4-48 Schaltzyklus eines hart schaltenden IGBT mit eingeprägtem Strom Id
62 4 Transistoren

4.4.3.3 Lastwechselfestigkeit
Aus Lastwechseln mit Frequenzen unter etwa 3 Hz und vor allem bei intermittierendem
Betrieb, wie er z. B. in Traktions-, Aufzugs- und Impulsanwendungen vorherrscht, resultiert
eine Temperaturwechselbelastung der modulinternen Verbindungen, d. h. der
À Bondverbindungen,
À Rückseitenlötung der Chips,
À Lötung DCB/Bodenplatte,
À Substratlaminierung.
Die unterschiedlichen Längenausdehnungskoeffizienten der einzelnen Schichten verursachen
thermische Verspannungen während der Fertigung und dem Betrieb, die letztlich zu Material-
ermüdung und Verschleiß führen; die Lebensdauer ist über die Anzahl der möglichen
Temperaturzyklen entsprechend Abb. 4-49b definiert und fällt nach Abb. 4-49a mit steigender
Amplitude der Chiptemperaturschwankungen ʧ°. Bei Fahrzeugen im Nahverkehr (z. B.
U-Bahnen) treten während der Fahrzeug-Einsatzzeit 106 bis 107 Lastwechsel im Temperatur-
bereich 15 K < ǻ° < 40 K auf. Speziell für Traktionsanwendungen mussten deshalb „trak-
tionsfeste IGBT“ entwickelt werden, bei denen durch Optimierung der verwendeten Mate-
rialien (gleiche Wärmeausdehnung) in Verbindung mit angepassten Leistungsmerkmalen
(Spannungs- und Strombeanspruchung) eine ausreichende Zyklenfestigkeit erreicht wurde.
a) b)
10 6

ˊ Temperaturzyklus
105
ˊmax
104
Zyklen

ʧˊ
103
ˊmin
102

101
0 25 50 100 150 t
ʧ-.

Abbildung 4-49 Temperaturzyklus

Die Lebensdauer eines IGBT ist über die Anzahl der Temperaturzyklen definiert.
a) Typischer Lebensdauerverlauf eines IGBT bei intermittierendem Betrieb
b) Temperaturverlauf bei intermittierendem Betrieb und konstanter Temperatur des Kühlmediums

Der Ausfall eines IGBT hat im Allgemeinen ein Durchschmelzen der Bonddrähte zur Folge.
Die internen Anschlüsse sind dann offen. Bei der Reihenschaltung von IGBT, wie z. B. in der
HGÜ-Technik, werden für den Ausfall von Ventilen zusätzliche IGBT vorgesehen (Redun-
danz). Ein Öffnen der Kontakte im Fehlerfall ist bei einer Reihenschaltung jedoch
unerwünscht. Für HGÜ-Anwendungen werden zur Vermeidung der Bondung IGBTs in
Scheibenbauweise eingesetzt, wie sie auch bei anderen Leistungsbauelelementen (Thyristoren,
Dioden) üblich sind. Die Kontaktierung erfolgt bei dieser Bauform über Druckkontakte, die im
Fehlerfall verschweißen und damit einen Kurzschluss des defekten IGBTs sicherstellen. Siehe
auch [7,18].
4.4 Der IG-Bipolar Transistor (IGBT) 63

4.4.4 Sperr- und Blockierverhalten

Die maximale Spannungsbelastung eines pn-Überganges ist erreicht, wenn die Raumladungs-
zone die Randelektroden verbindet (Punch Through) oder wenn infolge eines Lawinen-
durchbruches die Sperrfähigkeit des pn-Überganges zusammenbricht (Avalanche-
Durchbruch). Beide Mechanismen treten bei unterschiedlichen Spannungen auf.
PT-IGBT Abbildung 4-50

E G Aufbau und Feldstärkeverlauf bei PT- und

NPT-IGBT
Ekrit
Der PT-Typ hat bei vergleichbarer
n p E Schichtdicke und Feldstärkebelastung eine
höhere Spannungsfestigkeit als der NPT-
uCE Typ. Wählt man für beide Typen die
n-- n+ Buffer
gleiche Spannungsfestigkeit, so hat der
n
p PT-Typ eine geringere Schichtdicke und
damit ein besseres Durchlassverhalten als
C der NPT-Typ. Die Hersteller versuchen,
mit jeder Neuentwicklung die Vorzüge
beider Strukturen zu vereinen.
NPT-IGBT

E G
Ekrit

n p E
uCE
n--
p

Zur Vermeidung des Feldstärkedurchbruchs besitzt der IGBT wie alle anderen hochsperrenden
Bauelemente eine schwach dotierte Zone nė. Je breiter diese schwach dotierte Zone ist, um so
höher ist die zulässige Sperrspannung, aber auch der Durchlasswiderstand ron. Mit dem Ziel,
den Bahnwiderstand der schwach dotierten Zone zu verringern, wird angestrebt, die Breite der
ní-Zone zu minimieren. Um dennoch vergleichbare hohe Sperrspannungen aufnehmen zu
können, haben einige Hersteller eine hoch dotierte Zwischenschicht, den n+-Bufferlayer ein-
gefügt. Da die Feldstärke jetzt fast bis zum Emitter durchgreifen kann, wird diese Struktur als
Punch Through-IGBT bezeichnet. Ohne diesen Bufferlayer muss die gesamte Feldstärke
innerhalb der schwach dotierten Zone (Drift-Zone) abgebaut werden. Sie darf nicht „durch-
greifen“, folglich wird dieser Typ als Non Punch Through-IGBT bezeichnet. Der NPT-IGBT
hat wegen der dickeren nė-Schicht ein schlechteres Durchlassverhalten (typ. Sättigungs-
spannung 2,5 V) als der PT-IGBT. Abb. 4-50 zeigt den Feldstärkeverlauf innerhalb der IGBT-
Struktur. Die Schichtdicke kann beim PT-IGBT sehr dünn ausgeführt werden, der Durchlass-
widerstand ron ist deshalb relativ gering. Die hohe Dotierungsdichte des pn+-Überganges hat
aber eine geringe Sperrspannungsfestigkeit des PT-IGBT zur Folge. Wegen der zusätzlichen
n+-Schicht entstehen ferner erhöhte Schaltverluste. Dadurch hat der NPT-IGBT eine höhere
Schaltgeschwindigkeit als PT-Typen. PT-IGBT werden vorzugsweise bis zu Spannungen von
64 4 Transistoren

1200 V eingesetzt, NPT-IGBTs werden ab 1200 V eingesetzt. NPT-IGBT besitzen im Gegen-

satz zu PT-IGBT einen positiven Temperaturkoeffizienten wodurch sie leicht für Parallelschal-
tungen einsetzbar sind. Bei der NPT-IGBT Parallelschaltung sollte man aber nicht vergessen,
dass die integrierten Freilaufdioden einen negativen Temperaturkoeffizienten haben.
4.4.5 Neuere Entwicklungsrichtungen
Ziel der laufenden Weiterentwicklung von MOSFET und IGBT sind vor allem:
À Senkung des Durchlassspannungsabfalles und der Schaltverluste
À Verbesserung der Robustheit (Überstrom, Überspannungs-, Schaltfestigkeit)
À Integration von Überwachungs-, Schutz- und Treiberfunktionen
In letzter Zeit findet eine stürmische Entwicklung statt, die hauptsächlich aus der Optimierung
des horizontalen und vertikalen Zellendesigns sowie der Verfeinerung der Zellenstrukturen
resultiert. Jüngster Entwicklungsschritt ist eine das Trench-Gate nach Abb. 4-51.
Emitter
Abbildung 4-51
Gate
Querschnitt durch einen
n n n n nn n IGBT in Trench-
p
Technologie
n--
p

Collector

Hierbei wird die Gate-Elektrode nicht als Ebene (Planar-Gate), sondern als senkrechter Kanal
(Trench-Gate) ausgeführt, so dass sich beidseitig des Gatekanals vertikal n-leitende Kanäle
ausbilden. Abb. 4-52 zeigt das Ersatzschaltbild, bei dem der MOSFET (T1) vertikal arbeitet.
Der Vorteil dieser Struktur ist zum einen die kompaktere Bauform, zum anderen der vermin-
derte Durchlasswiderstand des IGBT. Nachteilig sind derzeit noch die etwa um den Faktor 3
vergrößerte Gatekapazität und die verminderte Kurzschlussfestigkeit.
E (Emitter) G (Gate) 100

A
p n iC Trench
80

Planar
60
T1
40

Isolation
n--
T2 20

p
0
C (Kollektor) 0 0,5 1,0 1,5 2,0 V 2,5
uCE
Abbildung 4-52 Ersatzschaltbild des Trench-IGBT und Gegenüberstellung der Durchlassspannungen
Eine weitere Optimierung der IGBT-Transistorstruktur, die als IECT bezeichnet wird, weist
eine noch geringere Durchlassspannung als der herkömmliche IGBT-Struktur auf.
4.5 Treiberschaltungen 65

4.5 Treiberschaltungen
Schaltungen zur Ansteuerung eines Transistors werden als Treiberschaltung bezeichnet.
Treiberschaltungen sind das Bindeglied zwischen der digitalen Welt und den Leistungsschal-
tern. Zur Steuerung des Schaltzustandes eines IGBT bzw. MOSFET wird die Gatekapazität
durch die Treiberschaltung aufgeladen bzw. entladen. Dabei darf die Gate-Emitterspannung
+ 15 V C Abbildung 4-53
R Einfache IGBT-Treiberschaltung
iG IGBT Die Gateaufladung erfolgt über den Kollektor-
widerstand R, die Entladung über die CE-
T Strecke des Transistors T.
uGE
E
uSt

uGE den Wert von 20 V nicht überschreiten. Bei einer Steuerspannung von 15 V besteht ein
genügender Abstand. Eine einfache Treiberschaltung zeigt Abb. 4-53. Die Gatespannung uGE
verläuft beim Einschaltvorgang des IGBT durch die Gatekapazität CISS (Gl. (4-11)) und den
Widerstand R exponentiell. In der Schaltung nach Abb. 4-53 darf R wegen der Strom-
belastung des vorgeschalteten Ansteuertransistors T nicht zu klein gewählt werden, so dass
sich eine vergleichsweise große Zeitkonstante einstellt. Zur niederohmigen Ladung bzw.
Entladung der Gatekapazität des IGBT wird daher eine Gegentaktansteuerung nach Abb. 4-54
vorgesehen. RG dient zur Begrenzung des Gatestromes iG. IGBT-Treiberschaltungen müssen
+ 15 V
C Abbildung 4-54
Gegentaktansteuerung
T1 für einen IGBT
RG iG IGBT

T2 E
uG uGE

abhängig vom eingesetzten IGBT (z. B. für Nennströme von 200 A bis 1200 A) bei einer
Gatespannung von 15 V einen Gatestromspitzenwert îG von bis zu 15 A bereitstellen können.
Die wirksame Gatekapazität CIN wird für die Bemessung der Treiberschaltung zu 5 CISS
festgelegt (CISS gilt nur bei uCE = 25 V). Die Kapazität CIN wird für die Berechnung verein-
fachend als konstant angenommen. Folgendes Berechnungsbeispiel für den Gatewiderstand RG
bezieht sich auf eine IGBT-Gegentaktansteuerung nach Abb. 4-55 mit den Daten:
UB UCE-sat UG UTh dU/dt CISS
1000 V 2V 0 / 15 V 3V 500 V/μs 4 nF
66 4 Transistoren

iCIN RL
+ 15 V
CIN
T1 uCIN
Treiber

RG iG IGBT
UB
RG iG
uSt
uGE
T2 uG 1

Abbildung 4-55 Berechnungsbeispiel für den Gatewiderstand RG

RG ist so zu bemessen, dass die gefor-

15
derte Steilheit von uCE erreicht wird.
uG
u/V iG Dazu muss der Ladestrom der Ersatz-
uGE kapazität CIN ermittelt werden:
i/A
d uC ė500 V
3 iC C IN 5ŏ 4 nF
dt 1 μs
0
t iC ė10 A ė iG
Aus der Maschengleichung (1) lässt
ǻt sich dann RG ermitteln. Mit:
UB
uC-GC ėuG ʅ R G i G ʅ u GE 0
uG ė uGE
ǻu folgt: R G 1,2 ʰ
iG
der Spitzenladestrom îC fließt kurz-
0 zeitig beim Anstieg von uG auf 15 V.
t
ʒi 15 V
G
12,5 A
Abbildung 4-56 Zur Bemessung von RG
RG

Den Verlauf der elektrischen Größen dieser Schaltung zeigt Abb. 4-56. Für die Ermittlung der
Gate-Steuerleistung wird man zunächst die Gateladung ʧQ durch Messung des Gatestromes iG
und anschließender Integration nach Gl. (4-13) ermitteln.
ʧQ ĩ iG dt (4-13)
Mit der Gate-Spannungsänderung ǻuGE kann die Ersatzkapazität CIN bestimmt werden:
ʧQ
ʧQ C IN ŏʧu GE bzw. C IN ʛC IN IJ5ŏC ISS ʜ (4-14)
ʧ uGE
CIN ist die beim Einschaltvorgang für den Gate-Treiber wirksame Eingangskapazität. Für die
Gate-Steuerenergie ǻW kann man daher nach Gl. (4-15) schreiben:
4.5 Treiberschaltungen 67

ʧW ʧ Qŏʧ uGE C INŏʧ u2GE (4-15)

Durch Multiplikation mit der Schaltfrequenz fS erhält man die Gate-Steuerleistung P.

P ʧ Wŏf S ʧ Qŏʧ uGE f S C INŏʧ u2GE f S (4-16)

Die Gate-Steuerleistung bestimmt zusammen mit dem Eigenverbrauch des Gate-Treibers die
Bemessungsleistung der Gate-Stromversorgung.

ȩ Verhalten des IGBT im Kurzschlussfall

Für den IGBT in Abb. 4-57 lassen sich zwei Kurzschlussarten unterscheiden:
a) Der IGBT schaltet auf einen bestehenden Kurzschluss.
Ź Die Stromsteilheit ist dann über den Gate-Ansteuerung begrenzt.
b) Der Kurzschluss ereignet sich während der IGBT bereits eingeschaltet ist.
Ź In diesem Fall wird die Stromsteilheit nur vom äußeren Stromkreis (UB, Lı) bestimmt.
Dies ist für den IGBT der härtere Fall.
Der Kurzschlussstrom wird durch die Entsättigung begrenzt und beträgt etwa dem 8 bis 10-
fachen Nennstrom. Der Kurzschluss muss innerhalb 10 μs abgeschaltet sein, um eine ther-
mische Überlastung zu vermeiden. Durch die Entsättigung steigt uCE mit der Steilheit des
Kollektorstromes an. Eine Überwachung von uCE erlaubt daher eine sichere Überstrom-
erkennung. Der Anstieg von uCE führt über CIN zum Anstieg der Gate Spannung uGE. Zwar ist
uGE über Zenerdioden auf 18 V begrenzt, der Anstieg von uGE führt aber entsprechend der
Ausgangskennlinie (ǻuGE = +3 V) zu einer typischen Überhöhung (ǻiK) des Kurz-
schlussstromes.

iC a) SK
ǻt
ǻiK RL
+ 15 V
Lı
Stromsteilheit
durch Gate- iK iC
Stromkreis
bestimmt CGC
uCE
Treiber

t RG
tK

iC UB
ǻt b) uG uGE
ǻiK

Stromsteilheit
durch äußeren
iC,N Stromkreis Abbildung 4-57 Zum Kurzschlussfall (SK: Kurzschließer)
bestimmt
a) Einschalten bei bestehendem Kurzschlusses
t b) Kurzschluss nach dem Einschalten
tK
68 4 Transistoren

4.5.1 Ausführung einer Ansteuerung für einen IGBT

Die Einschaltzeit sollte so kurz wie möglich sein, um die Einschaltverluste den Daten-
blattangaben anzunähern. Der Ausschaltvorgang ist wegen der hohen di/dt-Werte und der un-
vermeidbaren Verdrahtungsinduktivitäten mit einer Schaltüberspannung verbunden. Abhängig
von der realen Schaltung und dem verwendetem IGBT muss das maximal zulässige di/dt für
den Abschaltvorgang über den Gatewiderstand RG-off eingestellt werden. Die Ansteuerung
erfolgt dann entsprechend Abb. 4-58 mit unterschiedlichen Schaltzeiten für den Ein- und
Zclamp

+15V C
D
T1 RG-on
IGBT
G

Z1
T2 RG-off
Z2
Kurzschluss-
abschaltung E
T3 RG-sc

-8V ... -15 V

Abbildung 4-58 Asymmetrische Ansteuerung mit zweistufiger Abschaltung und active clamp

Ausschaltvorgang. Diese Ansteuerart wird als unsymmetrisch bezeichnet. Im Fehlerfall (Kurz-

schluss) steigt der Kollektorstrom auf ein Mehrfaches (8 ... 10fach) des Bemessungsstromes
an. Da die Ausschaltzeit nicht von der Stromhöhe abhängig ist, steigt di/dt – und damit die
Abschaltüberspannung – mit dem abzuschaltenden Strom an. Deshalb ist es erforderlich, einen
Kurzschluss mit weiter reduzierter Stromsteilheit abzuschalten. Dafür wird in der Ansteuer-
schaltung ein zusätzlicher Eingang zur Kurzschlussabschaltung vorgesehen.
Über RG-sc wird die Kurzschluss-Abschaltzeit eingestellt. Erfolgt die Abschaltung über diesen
Eingang, so muss anschließend der Einschalteingang für mindestens 1 Sekunde gesperrt
bleiben, um eine thermische Zerstörung zu vermeiden. Für die thermische Wechsellast-
festigkeit bedeutet eine Kurzschlussabschaltung eine Reduzierung der Lebensdauer (< 1000).
Damit der IGBT auch durch Schaltüberspannungen nicht zerstört werden kann, wird die CG-
Strecke mit einer Supressordiode Zclamp beschaltet. Zclamp hat eine Ansprechspannung unter-
halb der maximal zulässigen Spannung uCE,max. Überschreitet uCE diesen Ansprechwert, so
wird das Gate aufgeladen und der IGBT kurz durchgeschaltet. Dafür steigen aber die
Schaltverluste proportional zu der in Lı gespeicherten Energie an. Die Zenerdioden Z1 und Z2
begrenzen die Gatespannung auf 18 V, [15, 18].
ȩ Die direkte Rückkopplung des Kollektorpotenzials auf das Gate über ein Element mit
Zener-Charakteristik (Zclamp in Abb. 4-58) wird als active clamping bezeichnet.
4.5 Treiberschaltungen 69

4.5.2 Gateanschluss
Wegen der möglichen hohen Stromsteilheit des Kollektorstromes iC muss bei hohen
Leistungen der Einfluss der modulinternen Induktivitäten (in Abb. 4-59 mit LS bezeichnet) auf
die Gateansteuerung berücksichtigt werden. Die Maschengleichung Gl. (4-17) zeigt die
Einkopplung der induktiven Spannung uL in den Gatestromkreis bei Abb. 4-59a. Die
Spannung uL kann zu einer Beeinflussung des Gatestromes iG (und damit zu einem Anstieg
der Schaltverluste) sowie zu einer Gefährdung des Gateanschlusses durch eine ein gekoppelte
Überspannung führen.
Zuleitungs-
induktivität
LS § 15 nH iC iC
C C

LS LS

iG RG G iG RG G

uGE uG uGE
uG uL M uL
M LS LS

E HE E

a) Gateansteuerung in Bezug auf den b) Gateansteuerung in Bezug auf einen

externen Emitteranschluss modulinternen Emitteranschluss HE

Abbildung 4-59 Zur Wahl der Steueranschlüsse

Gl. (4-17) zeigt die Einkopplung des Kollektorstromes iC über die induktive Spannung uL in
den Gatestromkreis in Abb. 4-59a.
M: ʬ u 0 ėuGʅi GŏR GʅuGE ʅu L uGE uGė R G i Gėu L

uGE ėuGʅ uL d iC (4-17)

bzw. i G mit uL L Sŏ
RG dt

Wie Gl. (4-18) zeigt, bleibt in Abb. 4-59b durch den modulinternen Emitteranschluss (Hilfs-
emitter HE) der Gatestromkreis unbeeinflusst von der induktiven Spannung uL.

M: ʬ u 0 ėu GʅiGŏR GʅuGE uGE uG ė RG iG

u GEėuG (4-18)
bzw. i G
RG
70 4 Transistoren

4.5.3 Ansteuerung eines Halbbrückenmoduls

In vielen Anwendungen wird die Halbbrückenschaltung nach Abb. 4-60 als Universalschalter
(Kap. 13.1) eingesetzt. Während die low side Gate-Ansteuerung immer auf ein festes Potenzial
bezogen arbeitet, muss sich das Potenzial der high side Gate-Spannungsversorgung frei
bewegen (floaten) können. Auf diesem floatenden Potenzial muss die high-side Ansteuerung
eine Gatespannung erzeugen, die um ca. 15 V höher ist als die Emitterspannung. Dazu stehen
unterschiedliche Verfahren bereit:
À potenzialfreie Stromversorgung,
À hochfrequentes Gate-Signal mit Impulsübertrager1,
À Bootstrap-Stromversorgung.
Bei einer „Bootstrap“-Stromversorgung nach Abb. 4-60, bei der ein Kondensator mit dem
Emitterpotenzial floatet, liefert der Bootstrap-Kondensator CB die erforderliche Gate-Ladung
auf Emitterpotenzial. Da der Kondensator CB nur dann geladen wird, wenn der low-side Tran-
sistor durchschaltet, ist die Einschaltdauer des high-side Transistors begrenzt.
+15 V
+ Ud Halbbrücken-
schaltung
s+

high
D1
side

s T1
CB

CGC out
High side driver

low
T4 D4 uCE
side
sí CGE
Low side uGE
driver

Abbildung 4-60 Bootstrap-Stromversorgung

Weitere Einschränkungen entstehen durch induktive Lasten, so dass die Bootstrap-Stromver-

sorgung nicht für alle Betriebsarten geeignet ist. Zu beachten ist bei der Ansteuerschaltung die
Kommutierung des Stromes der unteren Diode D4 auf den Transistor T1. Der Potenzialsprung
am Kollektor von T4 beim sperren von D4 verursacht über die untere Kollektor-Gate-Kapazität
CGC einen Verschiebungsstrom, der die Gatekapazität CGE auflädt (siehe auch Kapitel 4.3.3).
Zur Vermeidung von Fehlfunktionen von T4 muss dessen Gate niederohmig angesteuert
werden und im ausgeschalteten Zustand eine negative Vorspannung aufweisen (uGE = í8..í15
V) [18].

1 Glimmaussetzspannung der Isolation > 1,2 ŏ Ud,max

4.5 Treiberschaltungen 71

4.5.3.1 Impulslogik
Im praktischen Einsatz muss verhindert werden, dass der obere und untere Schalter
gleichzeitig eingeschaltet sind. Beim Umschalten wird daher zunächst der gerade leitende
Transistor abgeschaltet und nach einer kurzen Pause (hier durch die Totzeit Tt beschrieben,
typischer Wert zwischen 0,5 μs – 5 μs) wird der andere Transistor eingeschaltet. Abb. 4-61
zeigt ein Ausführungsbeispiel einer Schaltlogik für das Einfügen einer Totzeit Tt.

s
s s+
t
1 s+

t
Tt
s-
s-
t

Abbildung 4-61 Einfügen einer Totzeit Tt beim Umschalten

Beim Wechsel der Schaltzustände müssen ferner gewisse Mindesteinschalt- und Mindestaus-
schaltzeiten eingehalten werden. Abb. 4-62 zeigt ein Ausführungsbeispiel zur Sicherstellung
einer Mindesteinschaltzeit Tmin durch Impulsverlängerung. Die Schaltfunktion s wird dabei in
die Schaltfunktion s* umgewandelt. Störimpulse dürfen jedoch nicht als Schaltimpuls „auf-
bereitet“ werden, so dass Impulse, die eine Mindestimpulsbreite (< 0,5 μs) unterschreiten,
unterdrückt werden (Mindestimpulsdauerüberwachung).

s D t

Q s* En
En
t
s*

t
Tmin
Abbildung 4-62 Einhalten der Mindesteinschaltzeit Tmin

À Komplette Treiberschaltungen mit Impulslogik und potenzialfreier Ansteuerung sind als

fertige Baugruppen für viele Anwendungen im Handel.
72 4 Transistoren

4.5.3.2 Ventilbelastung
Abbildung 4-63
T1 iT1 Halbbrückenschaltung (auch Brückenzweig oder
Ud
ʅ C+ Wechselrichterphase genannt)
2 D1

Halbbrückenmodul
iD1 Erläuterung der Transistor- und Diodenbelastung bei
sinusförmig eingeprägtem Stromverlauf ( iU):

T4 iU > 0: Stromfluss über T1 oder D4

iU < 0: Stromfluss über T4 oder D1
Ud D4
ė
2 C-

iU
uU0
0 U

Die Strombelastung der Schalttransistoren und Freilaufdioden einer Halbbrückenschaltung

hängt von der Betriebsart des Wechselrichters und der Last ab. Nimmt man einen sinusförmig
eingeprägten Strom iU an und betrachtet man die Spannungsgrundschwingung uU0,1 so wie in
Abb. 4-64 dargestellt, so ist zu erkennen, dass unmittelbar nach dem Umsteuern der Tran-
sistoren der Laststrom zwar vom Schalter T1 auf die Diode D4 kommutiert hat, aber in der
alten Richtung und Größe weiterfließt. Im Pulsbetrieb wechselt die Stromführung zwischen
Transistor und Freilaufdiode mit der Pulsfrequenz. Die Diodenbelastung steigt mit zunehmen-
der Phasenverschiebung. Handelsübliche Transistor-Dioden-Module für Wechselrichteran-
wendungen sind für einen cos ˍ > 0,6 bemessen. Die integrierten Freilaufdioden haben eine
bis zu 50 % geringere Strombelastbarkeit als die parallelen Transistoren. Für höhere Dioden-
ströme, wie sie z. B. in Pulsgleichrichtern auftreten können, muss daher häufig ein Modul mit
einer höheren Stromtragfähigkeit gewählt werden [18].

uU0 uU0,1 iU Freilaufdiode D4 ist stromführend

ˈt

ˍ
Abbildung 4-64 Belastung des Schalters T1 mit Diode D4 im Pulsbetrieb