Vous êtes sur la page 1sur 14

Chapitre 3: Circuits Combinatoires

3.1 Introduction :
On appelle circuit combinatoire tout système numérique dont les sorties sont
exclusivement définies à partir des variables d’entrée. C'est-à-dire les sorties sont une
fonction combinatoire des entrées: S=f(A,B,C,..).
Les portes logiques présentées au chapitre précédent rentrent dans cette catégorie de circuits.
Ces portes logiques élémentaires permettent au concepteur de réaliser des circuits
combinatoires simples. Pour faciliter la tâche, les fabricants fournissent des circuits réalisant
des fonctions relativement complexes, sous forme intégrée, comportant chacun plusieurs
portes à des degrés d'intégration différents. Il est maintenant possible de réaliser un grand
nombre de portes logiques sur une seule puce de silicium. Selon la densité du nombre de
portes qu’il possède, on distingue plusieurs catégories de produits :
intégration à petite échelle (small scale integration ou SSI) avec moins de 10 portes
par circuit.
intégration à moyenne échelle (medium scale integration ou MSI) avec quelques
dizaines des portes
intégration à grande échelle (large scale integration ou LSI) avec quelques centaines
ou milliers de portes, et jusqu’à 100 000 portes.
intégration à très grande échelle (very large scale integration ou VLSI) avec plus de
100 000 portes par circuit, et souvent des millions.

Les circuits combinatoires peuvent servir par exemple :

• à traduire des bits en chiffres représentant un nombre (ou des lettres ou un code
particulier). On appelle ces circuits des codeurs (ou bien des décodeurs pour
l’opération inverse). Par exemple, un codeur Gray ou bien BCD.

• à effectuer des opérations arithmétiques sur des nombres. Par exemple, un


additionneur ou un multiplieur.

• à transmettre ou recevoir des informations sur une ligne unique de transmission (une
ligne série), ce qui nécessite de transformer un nombre écrit sous forme parallèle en
une suite de bits mis en série et vice-versa. C’est le rôle des circuits
multiplexeur/démultiplexeur.
3.2 Le décodeur
C’est un circuit combinatoire qui est constitué de N entrées de données et 2N sorties. Pour
chaque combinaison en entrée une seule sortie est active à la fois(soit à un niveau Haut, soit à
un niveau Bas selon le type de décodeur). Les décodeurs sont souvent dotés d'une ou plusieurs
entrées de validation E qui servent à valider son fonctionnement.

Exemple1 : Décodeur 3 vers 8.

A B C
Table de vérité:

Entrées Sorties
A B C S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

On en déduit les expressions de sortie suivantes:

S0= ̅. . ̅
S1= ̅. .
S2= ̅. . ̅
S3= ̅. .
S4= . . ̅
S5= . .
S6= . . ̅
S7= . .

En utilisant des portes AND à trois entrées et quelques inverseurs, on obtient le logigramme
du décodeur à 3 entrées.
A B C

Exemple2: Décodeur en circuit intégré (Décodeur 74 LS 138)

Décodeur 3 vers 8 ou 1 parmi 8 est un décodeur à 3 entrées, 8 sorties validées en niveau bas
et 3 entrées de validation.

74 LS 138
G1
A
G2A
B
S0 S1 S2 S3 S4 S5 S6 S7 G2B
C

Table de vérité d'un décodeur 74 LS 138:

Entrées de Entrées Sorties


validation
G1 G2A G2B C B A S0 S1 S2 S3 S4 S5 S6 S7
0 x x x x x 1 1 1 1 1 1 1 1
x 1 x x x x 1 1 1 1 1 1 1 1
x x 1 x x x 1 1 1 1 1 1 1 1
1 0 0 0 0 0 0 1 1 1 1 1 1 1
1 0 0 0 0 1 1 0 1 1 1 1 1 1
1 0 0 0 1 0 1 1 0 1 1 1 1 1
1 0 0 0 1 1 1 1 1 0 1 1 1 1
1 0 0 1 0 0 1 1 1 1 0 1 1 1
1 0 0 1 0 1 1 1 1 1 1 0 1 1
1 0 0 1 1 0 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1 1 0
Exemple3:Décodeur B.C.D 74 LS 42

A 74 LS 42
B
C
D S0 S1 S2 S3 S4 S5 S6 S7 S8 S9

Décodeur B.C.D 7442 est un décodeur à quatre entrées et à dix sorties, l'une d'entre elles étant
seule validée à zéro. les dix combinaisons de sorties sur les seize possibles sont employées
pour désigner les dix chiffres décimaux 0 à 9. Le fonctionnement du décodeur est donné par la
table de vérité suivante:

Table de vérité d'un décodeur 74 LS 42:

Entrées Sorties
D C B A S0 S1 S2 S3 S4 S5 S6 S7 S8 S9
0 0 0 0 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1 1 1
0 1 1 0 1 1 1 1 1 1 0 1 1 1
0 1 1 1 1 1 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1 1 0

3.2.1 Applications :
Génération des fonctions logiques:
Soit la fonction F logique définie par sa table de vérité suivante:
Réaliser cette fonction par un décodeur.

Solution:
F = ∑ (0,2,4,6).
La fonction F est une fonction de 3 variables qui sont A, B, C. Pour réaliser cette fonction
avec un décodeur à 3 entrées et à 8 sorties il suffit de faire la somme logique des sorties S0,
S2, S4, S6 comme le montre la figue ci-dessous.

La sélection du boîtier (Chip Select)


chaque sortie d’un décodeur est potentiellement relié à un autre circuit. Sert donc à
sélectionner l'une des boîtiers mémoire. La sélection du boîtier est assurée par le signal CS
(Chip Select) délivré par le décodeur d'adressage.

Remarque

Il existe divers types de décodeurs, certains sont même propres à une application bien définie
comme le SN 7447 qui set d'interface entre le BCD et afficheurs 7 segments, 7442, 74154,
74155.
3.3 Le codeur ou l'encodeur:
Un codeur est dispositif qui traduit les valeurs de ces entrées dans un code choisi. De façons
générales, il joue le rôle inverse d’un décodeur. Il possède 2N entrées dont une seule est active
et N sortie. Pour chaque combinaison en entrée on va avoir sont numéro ( en binaire) à la
sortie.

3.3.1 Codeur décimal binaire (codeur B.C.D):


Un codeur binaire traduire un certain nombre de chiffres décimaux appliqués à l'entrée en
binaire.
Table de vérité du codeur B.C.D:

Entrées Sorties
Chiffre E9 E8 E7 E6 E5 E4 E3 E2 E1 A3 A2 A1 A0
décimal
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 1 0 0 0 1
2 0 0 0 0 0 0 0 1 0 0 0 1 0
3 0 0 0 0 0 0 1 0 0 0 0 1 1
4 0 0 0 0 0 1 0 0 0 0 1 0 0
5 0 0 0 0 1 0 0 0 0 0 1 0 1
6 0 0 0 1 0 0 0 0 0 0 1 1 0
7 0 0 1 0 0 0 0 0 0 0 1 1 1
8 0 1 0 0 0 0 0 0 0 1 0 0 0
9 1 0 0 0 0 0 0 0 0 1 0 0 1

Les équations des sorties sous la 1 ère forme canonique:

A0= E1+ E3+ E5+ E7+ E9

A1= E2+ E3+ E5+ E6+ E7

A2= E4+ E5+ E6+ E7

A3= E8+ E9

3.3.2 Codeur de priorité


Le codeur prioritaire est un codeur binaire particulier dont voici les caractéristiques: Si
plusieurs entrées peuvent être actives en même temps, le codeur fera un choix parmi celles-ci.
Il va coder le poids le plus élevé, en effet par exemple si on a appuyé en même temps sur les
deux entrées E2 et E4, le résultat codé est 0100, code relatif à E4.

Le circuit intégré (74147) est un codeur de priorité. Le 74147 est actif à l'état bas et produit à
la sortie le code B.C.D inversé.
Table de vérité du codeur B.C.D de priorité 74147:

Entrées Sorties
Chiffre 9 8 7 6 5 4 3 2 1 3 2 1 0
décimal
0 0 x x x x x x x x 0 1 1 0
1 1 0 x x x x x x x 0 1 1 1
2 1 1 0 x x x x x x 1 0 0 0
3 1 1 1 0 x x x x x 1 0 0 1
4 1 1 1 1 0 x x x x 1 0 1 0
5 1 1 1 1 1 0 x x x 1 0 1 1
6 1 1 1 1 1 1 0 x x 1 1 0 0
7 1 1 1 1 1 1 1 0 x 1 1 0 1
8 1 1 1 1 1 1 1 1 0 1 1 1 0
9 1 1 1 1 1 1 1 1 1 1 1 1 1

3.4-multiplexeur(MUX):

3.4.1-Définition:
Un multiplexeur est un circuit combinatoire à 2N entrées d'information, N entrées de
sélections et une sortie unique. Cette sortie prend la valeur de l'une des entrées sélectionner
par une adresse codée sur n bits (N = 2n). Sa fonction consiste à effectuer l'aiguillage de l'une
des entrées d'information vers la sortie en fonction du code d'adresse appliqué sur les entrées
de sélections.

Multiplexeurs usuels : 2, 4, 8 ou 16 vers 1.

Exemple d'un multiplexeur 4 vers 1:

La table de vérité:
Son équation de sortie est égale à : = + + +

Le schéma logique est le suivant :

3.5 Démultiplexeur:
3.5.1-Définition:
Un démultiplexeur (DEMux) est un circuit combinatoire ayant une seule entrée d'information
N entrées d'adressage (affichage) et 2N sorties. Ce circuit réalise l'aiguillage d'information. on
donne l’adresse sous forme d’un nombre codé en binaire. La différence entre le Mux et le
DEMux réside dans le sens de circulation de l'information.

Démultiplexeurs usuels :
Démultiplexeurs : 1 vers 2, 4, 8 ou 16.

Exemple d'un démultiplexeur 1 vers 4:


Le schéma fondamental d’un démultiplexeur est :

Sa table de vérité est égale à :

3.6 Circuits arithmétiques:


On appelle opérateurs arithmétiques, une fonction combinatoire réalisant une opération
arithmétique entre deux mots binaire de n bits (codage pondéré). Les opérations arithmétiques
de base sont l’addition et la multiplication. La soustraction est obtenue par addition de
l’opérande codée en complément à 2.

L’additionneur :

L’additionneur numérique réalise la somme de deux nombres de n bits en tenant compte


éventuellement d’une retenue extérieure. Le résultat est fourni n + 1 bits, le dernier bit est la
retenue.
Le multiplicateur :

Le multiplicateur numérique réalise le produit de deux nombres de n bits en tenant compte


d’une retenue extérieure. Le résultat est fourni sur 2n bits.

Le diviseur :

Pour le diviseur par 2 on décale de 1 à gauche. Pour 4 on décale de 2 à gauche.

3.6.1 Demi Additionneur:


Entrées : les deux bits à additionner a et b
Sortie : la somme S = a + b
la retenue :C
Rôle : Additionner a et b en conservant la retenue.

La table de vérité de demi additionneur :

Le schéma d'un demi additionneur:

3.6.2 Additionneur complet (= 2 demi-additionneurs):


Entrées : • les deux bits à additionner a et b
• la retenue d’entrée !

Sortie : • la somme S = a + b + !

• la retenue de sortie: "#$

Rôle : Additionner a et b en prenant en compte la retenue d’entrée ! et en conservant la


retenue de sortie "#$ .

La table de vérité d'un additionneur complet:


Le schéma d'un additionneur complet:

3.7 Comparateur logique


Un comparateur logique est un circuit logique auquel sont soumis en entrée deux mots sous
forme binaire,, et qui détermine lequel des deux nombres correspondants est le plus grand, ou
s'ils sont égaux. Des exemples de comparateurs logiques sont le CMOS 4063 et 4585 et le
TTL 7485 et 74682-89.

3.7.1Comparateur de deux Chiffres Binaires


Soit à comparer les deux chiffres binaires A et B. Examinons les cas où A = B, A > B et A <
B.

La table de vérité d'un comparateur de deux mots d'un bit chacun peut être exprimée de la
manière suivante :

Entrées Sorties

I=(A<B) E=(A=B) S=(A>B)


0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0

Pour A = B :

E= + = ⨁
Pour A > B :

S=
Pour A < B :

I= ̅
=&+ = + ̅ = ⨁
On peut donc réaliser un comparateur à l’aide de circuits logiques.

3.7.2 Exemple de circuit intégré : le comparateur 4 bits 7485


Soient 2 nombres binaires A et B de 4 bits chacun (A0A1A3A4 B0B1B3B4) à comparer. Ce
comparateur possède 3 entrées supplémentaires qui lui permettent de tenir compte d'une
comparaison effectuée sur des bits de rang inférieur et de traiter ainsi des mots de longueur
quelconque en mettant en cascade plusieurs circuits. Ces 3 entrées sont appelées : entrée A>B,
entrée A=B, entrée A<B :

Le brochage de ce circuit est donné par la figure suivante :


La table de vérité d'un comparateur 7485 :
Si l'on souhaite que la sortie A = B passe à l'état 1 chaque fois que les deux nombres binaires
sont égaux, il suffit de porter l'entrée A = B à l'état 1, l'état des entrées A < B et A>B
n'ayant alors pas d'importance.

Si l'on souhaite que la sortie A > B passe à l'état 1 également dans le cas où les deux
nombres binaires sont égaux, il suffit de porter l'entrée A > B à l'état 1 et de porter les
entrées A < B et A = B à l'état 0. Dans cette configuration de l'état des entrées A > B, A < B
et A = B, la sortie A > B est à l'état 1 lorsque le nombre binaire A est supérieur au nombre
binaire B ou quand ces deux nombres sont égaux. De même, en portant l'entrée A < B à
l'état 1 et les entrées A >B et A = B à l'état 0, la sortie A < B indique le nombre binaire A
est inférieur au nombre binaire B.

Remarque :

En mettant en série deux comparateurs 7485, on peut comparer deux nombres de 8 bits. Il
suffit de relier la sortie A = B du premier comparateur à l'entrée correspondante du second et
de faire de même avec les sorties A > B et A < B. Les liaisons à effectuer sont indiquées à la
figure suivante :