Vous êtes sur la page 1sur 28

Electronique Analogique

Ecole Supérieure d’Ingénieurs de Beyrouth


Université Saint-Joseph

R. MINA et E. Rachid

Séance 5 1
Le Transistor MOSFET (1)
 Le Transistor MOSFET ou MOS est un dispositif semi-conducteur possédant 3 régions dopées:

 Un Substrat dopé 𝑝

 La Source et le Drain dopés 𝑛+ situés dans le Substrat

 La Grille est une connexion métallique isolé de la structure par un oxyde isolant (ex: SiO2)

Source Grille
Drain
𝑮
𝑺 Métal 𝑫
𝑺𝒊𝑶𝟐

𝒏+ 𝒏+

Substrat 𝒑

10/2/2020 R. MINA E. Rachid Séance 5 2


Le Transistor MOSFET (2)
 Le transistor MOS est un quadripôle 𝑛, 𝑚é𝑡𝑎𝑙, 𝑛, 𝑝 dont le symbole graphique est

 On appelle ce dispositif le Transistor N-MOS avec sa structure: NMOS


 Le Substrat de grande taille est dopé 𝑝 D D
 La Source de petite taille est fortement dopée 𝑛
G B G
 Le Drain de petite taille est fortement dopé 𝑛
 La Grille en métal isolée de la partie semi-conducteur S S

 Il existe aussi des Transistors PMOS (dopage p – métal – p) dans un substrat 𝑛

Source Grille Drain


𝑮
𝑺 Métal 𝑺𝒊𝑶𝟐 𝑫 S

G PMOS
𝒑+ 𝒑+

Substrat 𝒏 D

10/2/2020 R. MINA et E. Rachid Séance 5 3


Le Transistor MOSFET (3)
 Entre la Source et le Drain d’un NMOS on trouve beaucoup de Trous et peu d’électrons libres
 Deux zones de déplétion se créent autour de la Source et du Drain (diffusion normale jonction pn)

 Les potentiels de la Grille, du Drain et de la Source sont toujours positifs dans un NMOS:

 Le substrat d’un NMOS est toujours connecté à la masse:


 Les deux jonctions pn Source – Substrat et Drain – Substrat sont polarisées en inverse

 Si 𝑉𝐺 = 𝑉𝑆 = 𝑉𝐷 = 0𝑉 les électrons de la Source et du Drain sont emprisonnés dans leurs régions


 𝐼𝐷𝑆 = 0
Source Grille
 Aucun flux d’électrons n’est possible Drain
𝑮
𝑺 Métal 𝑫
𝑺𝒊𝑶𝟐

+++++++ 𝒏+ +++++++++++++++++++++++ 𝒏+ +++++++


- - - - - - - - - -
++++++++ +++++++++++++++++++++++ ++++++++
- - - - - - - - - - - - - -
++ ++++++++++++++++ +++++++++++++++++++++++ ++++++++++++++++
Substrat 𝒑

10/2/2020 R. MINA et E. Rachid Séance 5 4


Effet de Champ Vertical (1)
 Première Condition de Fonctionnement d’un NMOS: 𝑉𝐺𝑆 > 0

 𝑉𝐺 > 0 , 𝑉𝑆 = 𝑉𝐷 = 0

𝑮
𝑺 𝑫

+++++++ 𝒏+ +++++++++++++++++++++++ 𝒏+ +++++++


- - - - - - - - - -
++++++++ +++++++++++++++++++++++ ++++++++
- - - - - - - - - - - - - -
++ ++++++++++++++++ +++++++++++++++++++++++ ++++++++++++++++
Substrat 𝒑

10/2/2020 R. MINA et E. Rachid Séance 5 5


Effet de Champ Vertical (2)
 Première Condition de Fonctionnement d’un NMOS: 𝑉𝐺𝑆 > 0

 𝑉𝐺 > 0 , 𝑉𝑆 = 𝑉𝐷 = 0
 𝑉𝐺𝑆 > 0 et un champ vertical 𝐸𝑉 existe entre la Grille et le Substrat

𝑮
𝑺 𝑫
𝐸𝑉

+++++++ 𝒏+ +++++++++++++++++++++++ 𝒏+ +++++++


- - - - - - - - - -
++++++++ +++++++++++++++++++++++ ++++++++
- - - - - - - - - - - - - -
++ ++++++++++++++++ +++++++++++++++++++++++ ++++++++++++++++
Substrat 𝒑

10/2/2020 R. MINA et E. Rachid Séance 5 6


Effet de Champ Vertical (3)
 Première Condition de Fonctionnement d’un NMOS: 𝑉𝐺𝑆 > 0

 𝑉𝐺 > 0 , 𝑉𝑆 = 𝑉𝐷 = 0
 𝑉𝐺𝑆 > 0 et un champ vertical 𝐸𝑉 existe entre la Grille et le Substrat
 Les Trous majoritaires sont repoussés par 𝐸𝑉 vers le substrat
 Une zone de déplétion se crée entre le Drain et la Source

𝑮
𝑺 𝑫
𝐸𝑉

𝒏+ 𝒏+
- - - - - - - - - -
++++++++ ++++++++
-
+++++++ - - - +++++++++++++++++++++++
- - - - -
+++++++++++++++++++++++ - - - +++++++
- -
++ ++++++++++++++++ +++++++++++++++++++++++ ++++++++++++++++
Substrat 𝒑

10/2/2020 R. MINA et E. Rachid Séance 5 7


Effet de Champ Vertical (4)
 Première Condition de Fonctionnement d’un NMOS: 𝑉𝐺𝑆 > 0

 𝑉𝐺 > 0 , 𝑉𝑆 = 𝑉𝐷 = 0
 𝑉𝐺𝑆 > 0 et un champ vertical 𝐸𝑉 existe entre la Grille et le Substrat
 Les Trous majoritaires sont repoussés par 𝐸𝑉 vers le substrat
 Une zone de déplétion se créee entre le Drain et la Source
 Les électrons minoritaires du Substrat sont attirés par 𝐸𝑉 vers la Grille  ils s’arrêtent à l’oxide
 Un canal d’électrons est induit entre Source et Drain
 On dit qu’il y a Inversion dans le Substrat à partir d’une certaine valeur de 𝑉𝐺𝑆 qu’nomme 𝑉𝑇𝐻

𝑮
𝑺 𝑫
𝐸𝑉

-- -- -- -- -- -- -- -- -- -- -- - - -- - - -- - - -- - - -- -
𝒏+ 𝒏+
++++++++ +++++++++++++++++++++++ ++++++++
+++++++ +++++++++++++++++++++++ +++++++
++ ++++++++++++++++ +++++++++++++++++++++++ ++++++++++++++++
Substrat 𝒑

10/2/2020 R. MINA et E. Rachid Séance 5 8


Effet de Champ Horizontal
 Les 2 Condition de Fonctionnement d’un NMOS: 𝑉𝐺𝑆 > 𝑉𝑇𝐻 𝑉𝐷𝑆 > 0

 𝑉𝐺 > 0 , 𝑉𝑆 = 0 et 𝑉𝐷 > 0
 𝑉𝐷𝑆 > 0 et un champ horizontal 𝐸𝐻 existe entre le Drain et la Source
 𝐸𝐻 pousse les électrons libres majoritaires de la Source en direction du Drain
 Le canal d’électrons induit par 𝐸𝑉 sert de liaison entre les électrons libres de la Source et du Drain
 Un courant 𝐼𝐷 peut ainsi circuler dans le transistor NMOS à travers le Canal de conduction induit
 Les électrons font le trajet Source  Drain et le courant 𝐼𝐷 fait le trajet Drain  Source

𝐸𝐻

Canal Induit 𝑮
𝑺 𝑫
𝐸𝑉

-- -- -- -- -- -- -- -- -- -- -- - - -- - - -- - - -- - - -- -
𝒏+ 𝒏+
++++++++ +++++++++++++++++++++++ ++++++++
+++++++ +++++++++++++++++++++++ +++++++
++ ++++++++++++++++ +++++++++++++++++++++++ ++++++++++++++++
Substrat 𝒑

10/2/2020 R. MINA et E. Rachid Séance 5 9


Fonctionnement pour 𝑉𝑆 ≠ 0
 Le Fonctionnement du NMOS a été décrit pour 𝑉𝑆 = 𝑉𝐵 = 0 avec 𝑉𝐵 la tension du Substrat

 Si 𝑉𝑆𝐵 > 0 et 𝑉𝐺𝑆 > 0, on retrouve le même fonctionnement avec une légère dépendance de 𝑉𝑆𝐵


 En effet, le champ vertical dominant reste dû à 𝑉𝐺𝑆 et l’inversion aura lieu à partir de 𝑉𝐺𝑆 = 𝑉𝑇𝐻 ≈ 𝑉𝑇𝐻

 Conclusion: les conditions de fonctionnement du Transistor MOS sont toujours:

𝑉𝐺𝑆 > 𝑉𝑇𝐻 𝑉𝐷𝑆 > 0

Canal Induit 𝑮
𝑺 𝑫

-- -- -- -- -- -- -- -- -- -- -- - - -- - - -- - - -- - - -- -
𝒏+ 𝒏+
++++++++ +++++++++++++++++++++++ ++++++++
+++++++ +++++++++++++++++++++++ +++++++
++ ++++++++++++++++ +++++++++++++++++++++++ ++++++++++++++++
Substrat 𝒑

10/2/2020 R. MINA et E. Rachid Séance 5 10


Tension de Seuil
 La tension 𝑉𝑇𝐻 est dite Tension de Seuil du MOS et représente la valeur de 𝑉𝐺𝑆 pour laquelle:
 Tous les Trous du substrat sont repoussés loin de la zone qui Oxyde – Semi-conducteur
 Les électrons minoritaires du Substrat se concentrent entre Drain et Source et forment un Canal
 Il y a inversion dans le Substrat

 𝑉𝑇𝐻 n’est pas constante et dépend de:


 Semi-conducteur utilisé, Dopage du Substrat, Température, Epaisseur de l’Oxyde
 0.4𝑉 < 𝑉𝑇𝐻 < 0.8𝑉 en technologie CMOS intégrée et 0.8𝑉 < 𝑉𝑇𝐻 < 2.5𝑉 en technologie DMOS

Canal Induit 𝑮
𝑺 𝑫

-- -- -- -- -- -- -- -- -- -- -- - - -- - - -- - - -- - - -- -
𝒏+ 𝒏+
++++++++ +++++++++++++++++++++++ ++++++++
+++++++ +++++++++++++++++++++++ +++++++
++ ++++++++++++++++ +++++++++++++++++++++++ ++++++++++++++++
Substrat 𝒑

10/2/2020 R. MINA et E. Rachid Séance 5 11


Capacité du Transistor MOS
 Le Transistor NMOS en coupe 3D:
Grille

𝑊
𝐿
𝑡𝑜𝑥

 L’oxyde qui sépare la Grille métallique du Canal conducteur est un isolant  diélectrique:
 La Grille et le Canal d’électrons (conducteurs) représentent ainsi les armatures d’un Condensateur

′ =
𝜀𝑜𝑥
 On définit alors la Capacité d’un Transistor MOS par 𝐶𝑜𝑥 = ′ 𝑊𝐿
𝐶𝑜𝑥 𝐶𝑜𝑥
𝑡𝑜𝑥

 Spécificité du Transistor MOS:


 Les dimensions physiques Longueur 𝐿 et Largeur 𝑊 du Canal, influencent les performances du dispositif

10/2/2020 R. MINA et E. Rachid Séance 5 12


Courants du Transistor MOS
 A cause de l’oxyde, le Transistor MOS ne permet pas une circulation de courant vers la Grille

 En effet, l’oxyde isole complètement l’entrée 𝑉𝐺𝑆 de la sortie 𝐼𝐷  𝐼𝐺 = 0 𝐼𝐷 = 𝐼𝑆

Grille
NMOS PMOS

𝑊 D
𝐿 S
𝑡𝑜𝑥 𝐼𝐺 = 0 𝐼𝐺 = 0
G G

S D

 Le Transistor MOS bat tous les autres (BJT, JFET) en termes d’impédance d’entrée 𝑍𝑒 = ∞

10/2/2020 R. MINA et E. Rachid Séance 5 13


Transistor NMOS: Résumé
D
 Conditions de Fonctionnement d’un NMOS: 𝑉𝐺𝑆 > 𝑉𝑇𝐻 𝑉𝐷𝑆 > 0
G NMOS

 Le champ vertical 𝐸𝑉 entre la Grille et le Substrat crée un Canal entre Drain et Source par inversion

 Le Canal d’électrons est induit pour 𝑉𝐺𝑆 > 𝑉𝑇𝐻 dite Tension de Seuil du NMOS (𝑉𝑇𝐻 > 0)

 Le champ horizontal 𝐸𝐻 pousse les électrons de la Source en direction du Drain à travers le Canal induit

 Un courant 𝐼𝐷 circule du Drain vers la Source

 𝑉𝐺𝑆 contrôle la conductance du Canal entre Drain et Source (en attirant + / − les électrons du Substrat)

 𝑉𝐷𝑆 contrôle le courant 𝐼𝐷 dans le Canal en injectant + / − des électrons de la Source

 Le NMOS est un Transistor à Effet de Champ car les 2 champs 𝐸𝐻 et 𝐸𝑉 fixent le courant 𝐼𝐷 ≠ 0

10/2/2020 R. MINA et E. Rachid Séance 5 14


Transistor PMOS: Résumé
S
 Conditions de Fonctionnement d’un PMOS: 𝑉𝐺𝑆 < 𝑉𝑇𝐻 𝑉𝐷𝑆 < 0
G PMOS
𝑉𝑇𝐻 < 0
D

 Le champ vertical 𝐸𝑉 entre la Grille et le Substrat crée un Canal entre Drain et Source par inversion

 Le Canal de Trous est induit pour 𝑉𝐺𝑆 < 𝑉𝑇𝐻 dite Tension de Seuil du PMOS (𝑉𝑇𝐻 < 0)

 Le champ horizontal 𝐸𝐻 pousse les Trous du Drain en direction de la Source à travers le Canal induit

 Un courant 𝐼𝐷 circule de la Source vers le Drain

 𝑉𝐺𝑆 contrôle la conductance du Canal entre Drain et Source (en attirant + / − les Trous du Substrat)

 𝑉𝐷𝑆 contrôle le courant 𝐼𝐷 dans le Canal en injectant + / − des Trous de la Source

 Le PMOS est un Transistor à Effet de Champ car les 2 champs 𝐸𝐻 et 𝐸𝑉 fixent le courant 𝐼𝐷 ≠ 0

10/2/2020 R. MINA et E. Rachid Séance 5 15


Caractéristiques I – V du NMOS (1)
 Considérons maintenant le « Montage d’Etude » suivant qui varie la polarisation du NMOS:

 L’alimentation variable 𝑉𝐺𝐺 polarise la Grille 𝐼𝐷

 L’alimentation variable 𝑉𝐷𝐷 polarise le Drain


𝑉𝐷𝑆 𝑉𝐷𝐷
𝑉𝐺𝑆
𝐼𝑆 = 𝐼𝐷
𝑉𝐺𝐺
 Le MOS a une seule caractéristique I – V à étudier:

 𝐼𝐷 = 𝑓 𝑉𝐷𝑆 appelée caractéristique du Drain

 On va varier les alimentations du montage pour tracer les courbes 𝐼𝐷 = 𝑓 𝑉𝐷𝑆 pour ≠ 𝑉𝐺𝑆

10/2/2020 R. MINA et E. Rachid Séance 5 16


Caractéristiques I – V du NMOS (2)
 Fonctionnement Approfondi du Transistor MOS:

 Quand 𝑉𝐺𝑆 ≤ 𝑉𝑇𝐻 il n’y a pas d’inversion dans le Substrat et 𝐼𝐷 = 0


 Quand 𝑉𝐺𝑆 > 𝑉𝑇𝐻 et 𝑉𝐷𝑆 ↗ le champ horizontal ↗ et le courant 𝐼𝐷 ↗
 Mais 𝑉𝐷 > 0 ne permet pas en effet une inversion uniforme dans le Substrat  Canal non-uniforme
 Pour 𝑉𝐷𝑆 > 0 l’inversion est plus petite côté Drain car 𝑉𝐺,𝐶𝑎𝑛𝑎𝑙 décroît de la Source au Drain
 Il y a de moins en moins d’électrons dans le Canal côté Drain et à 𝑉𝐷𝑆 = 𝑉𝐺𝑆 − 𝑉𝑇𝐻 le Canal se pince
 Quand le Canal se pince le courant 𝐼𝐷 se stabilise
Canal Pincé
Canal Induit 𝑮
𝑺 𝑫

-- -- -- --- -- -- -- -- --- --- --


-- --- --- --- --- --- -- -- -- -- - - - -
𝒏+ --- --- --- -- --- --- -- -- - - - 𝒏+
++++++++ ++++++++
+++++++++++++++++++++++ +++++++
+++++++ +++++++++++++++++++++++
++ ++++++++++++++++ +++++++++++++++++++++++++++++++++++++++
Substrat 𝒑

10/2/2020 R. MINA et E. Rachid Séance 5 17


Caractéristiques I – V du NMOS (3)
 En traçant 𝐼𝐷 = 𝑓 𝑉𝐷𝑆 pour différentes tensions 𝑉𝐺𝑆 , on note la présence de 3 zones:

Numérique Analogique/RF
Interrupteur ON/OFF Amplificateur, Source de Courant
 Blocage (𝐼𝐷 = 0) pour 𝑉𝐺𝑆 ≤ 𝑉𝑇𝐻

Conduction Saturation

𝑉𝐺𝑆3

 Conduction (résistance variable) 𝑉𝐷𝑆 = 𝑉𝐺𝑆 − 𝑉𝑇𝐻


 𝑉𝐺𝑆 > 𝑉𝑇𝐻
Réel (MLC)
 𝑉𝐷𝑆 < 𝑉𝐺𝑆 − 𝑉𝑇𝐻 𝑉𝐺𝑆
𝑉𝐺𝑆2
Idéal

 Saturation (𝐼𝐷 quasi-constant)


𝑉𝐺𝑆1
 𝑉𝐺𝑆 > 𝑉𝑇𝐻
𝑉𝐺𝑆 ≤ 𝑉𝑇𝐻
 𝑉𝐷𝑆 ≥ 𝑉𝐺𝑆 − 𝑉𝑇𝐻
𝑉𝐺𝑆1 − 𝑉𝑇𝐻 𝑉𝐺𝑆2 − 𝑉𝑇𝐻 𝑉𝐺𝑆3 − 𝑉𝑇𝐻 Blocage

 Effet Early dans le MOS: Modulation de la longueur du Canal (𝐿 − ∆𝐿, 𝐿 ≈↘, 𝑅𝑐𝑎𝑛𝑎𝑙 ≈↘, 𝐼𝐷 ≈↗)
 Cet effet apparaît plus quand 𝐿 ↘  cas de technologies CMOS avancées où l’on ↘ la taille des MOS

10/2/2020 R. MINA et E. Rachid Séance 5 18


Equations du Transistor NMOS
 Le NMOS peut être modélisé par les équations suivantes (sans démonstration):
1 ′
𝑊 2
𝜇𝑛 𝐶𝑜𝑥 𝑉𝐺𝑆 − 𝑉𝑇𝐻 1 + 𝜆𝑉𝐷𝑆 𝑉𝐷𝑆 ≥ 𝑉𝐺𝑆 − 𝑉𝑇𝐻 , 𝑉𝐺𝑆 > 𝑉𝑇𝐻 Saturation
2 𝐿
𝜆 ≈ 0 pour les transistors longs


𝑊
𝐼𝐷 = 𝜇𝑛 𝐶𝑜𝑥 × 𝑉𝐺𝑆 − 𝑉𝑇𝐻 𝑉𝐷𝑆 𝑉𝐷𝑆 ≪ 𝑉𝐺𝑆 − 𝑉𝑇𝐻 , 𝑉𝐺𝑆 > 𝑉𝑇𝐻 Ohmique
𝐿

0 ∀ 𝑉𝐷𝑆 , 𝑉𝐺𝑆 ≤ 𝑉𝑇𝐻 Blocage

700 ≤ 𝜇𝑛 ≤ 1400𝑐𝑚2 /(𝑉. 𝑠) 0.001 < 𝜆 < 0.1𝑉 −1


Modulation de la longueur du Canal

Numérique Analogique/RF
Interrupteur ON/OFF Amplificateur, Source de Courant
 Définition: résistance variable 𝑅𝑜𝑛 en Zone Ohmique
Conduction Saturation
𝑉𝐺𝑆3
−1 𝑉𝐷𝑆 = 𝑉𝐺𝑆 − 𝑉𝑇𝐻
𝜕𝐼𝐷 1 Réel (MLC)
𝑅𝑜𝑛 = = 𝑉𝐺𝑆
𝜕𝑉𝐷𝑆 ′ 𝑊 𝑉𝐺𝑆2
𝜇𝑛 𝐶𝑜𝑥 𝐿 𝑉𝐺𝑆 − 𝑉𝑇𝐻
Idéal

𝑉𝐺𝑆1
𝑉𝐺𝑆 ≤ 𝑉𝑇𝐻
𝑉𝐺𝑆1 − 𝑉𝑇𝐻 𝑉𝐺𝑆2 − 𝑉𝑇𝐻 𝑉𝐺𝑆3 − 𝑉𝑇𝐻 Blocage

10/2/2020 R. MINA et E. Rachid Séance 5 19


Equations du Transistor PMOS
 Le PMOS peut être modélisé par les équations suivantes (sans démonstration):

1 ′
𝑊 2
− 𝜇𝑝 𝐶𝑜𝑥 𝑉𝐺𝑆 − 𝑉𝑇𝐻 1 + 𝜆𝑉𝐷𝑆 𝑉𝐷𝑆 ≤ 𝑉𝐺𝑆 − 𝑉𝑇𝐻 , 𝑉𝐺𝑆 < 𝑉𝑇𝐻 Saturation
2 𝐿
𝜆 ≈ 0 pour les transistors longs

𝑊
𝐼𝐷 = −𝜇𝑝 𝐶𝑜𝑥 × 𝑉𝐺𝑆 − 𝑉𝑇𝐻 𝑉𝐷𝑆 𝑉𝐷𝑆 ≫ 𝑉𝐺𝑆 − 𝑉𝑇𝐻 , 𝑉𝐺𝑆 < 𝑉𝑇𝐻 Ohmique
𝐿

0 ∀ 𝑉𝐷𝑆 , 𝑉𝐺𝑆 ≥ 𝑉𝑇𝐻 Blocage

250 ≤ 𝜇𝑛 ≤ 450𝑐𝑚2 /(𝑉. 𝑠) 0.001 < 𝜆 < 0.1𝑉 −1


Modulation de la longueur du Canal

10/2/2020 R. MINA et E. Rachid Séance 5 20


Modèle AC Petit-Signal
 Les mêmes principes utilisés dans l’étude du BJT en régime AC petit-signal s’appliquent au MOS

𝑣𝐺𝑆 = 𝑉𝐺𝑆 + 𝑣𝑔𝑠 𝑖𝐷 = 𝐼𝐷 + 𝑖𝑑 𝑣𝐷𝑆 = 𝑉𝐷𝑆 + 𝑣𝑑𝑠

 Le modèle AC petit-signal a été conçu en suivant la structure en 𝜋 qui s’apparente plus au MOS:

𝑖𝑔 = 0 −1
𝑖𝑑 = 𝑔𝑚 𝑣𝑔𝑠 + 𝑟𝑑𝑠 𝑣𝑑𝑠
Gain Transistor Résistance de sortie (MLC)

 La particularité du MOS est son impédance d’entrée infinie 𝑍𝑒 = ∞

 𝑔𝑚 représente le Gain de Transconductance du MOS en Siemens:


𝜕𝑖𝐷 ′
𝑊
 Il lie le courant Drain de sortie à la tension Grille – Source d’entrée 𝑔𝑚 = ≈ 2𝜇𝑛 𝐶𝑜𝑥 𝐼
𝜕𝑣𝐺𝑆 𝑄
𝐿 𝐷

 𝑟𝑑𝑠 représente le Résistance de sortie entre le Drain et la Source du transistor: 𝜕𝑖𝐷


−1
 La résistance de sortie n’est pas grande et dépend du courant 𝐼𝐷 (MLC) 𝑟𝑑𝑠 = = 𝜆𝐼𝐷
𝜕𝑣𝐷𝑆 𝑄

10/2/2020 R. MINA et E. Rachid Séance 5 21


Schéma Equivalent Petit-Signal
 A partir du modèle précédent on peut dessiner un Schéma électrique équivalent Petit-Signal AC

Modèle en 𝝅: Basse-fréquence Modèle en 𝝅: Haute-fréquence

𝑖𝑔 = 0 𝑖𝑑
𝑖𝑔 ≠ 0 𝑖𝑑
𝐺 𝐷 𝐺 𝐷

𝑔𝑚 𝑣𝑔𝑠 𝑟𝑑𝑠
𝑣𝑔𝑠 𝑣𝑑𝑠 𝐶𝐺𝑆 𝑣𝑔𝑠 𝑔𝑚 𝑣𝑔𝑠 𝑟𝑑𝑠 𝐶𝐷𝑆 𝑣𝑑𝑠

𝑖𝑑 𝑖𝑑

𝑆 𝑆

 La capacité 𝐶𝑜𝑥 du Transistor MOS est divisée dans le schéma équivalent entre Drain et Source
 𝐶𝑜𝑥 = 𝐶𝐺𝑆 + 𝐶𝐷𝑆

 𝑟𝑑𝑠 représente une résistance de sortie plus faible que le BJT (surtout pour faibles 𝐿)
 Elle est donc non-négligeable avec un ordre de Grandeur: 𝑟𝑑𝑠 < 10𝑘Ω (pour faibles 𝐿)

10/2/2020 R. MINA et E. Rachid Séance 6 22


Spécificité du Transistor MOS
 La capacité 𝐶𝑜𝑥 , la Transconductance 𝑔𝑚 et le Courant Drain 𝐼𝐷 dependent de 𝐿 et 𝑊

 Les dimensions physiques du MOS, Longueur 𝐿 et Largeur 𝑊 du Canal, dictent les performances

Saturation Saturation
Saturation
−1
1 𝑊 𝑊 𝑟𝑑𝑠 = 𝜆𝐼𝐷
′ 2 ′
𝐼𝐷 = 𝜇𝑛 𝐶𝑜𝑥 𝑉𝐺𝑆 − 𝑉𝑇𝐻 1 + 𝜆𝑉𝐷𝑆 𝑔𝑚 ≈ 2𝜇𝑛 𝐶𝑜𝑥 𝐼
2 𝐿 𝐿 𝐷
𝜆 ≈ 0 pour les transistors longs

1
𝑅𝑜𝑛 = ′ 𝑊𝐿
′ 𝑊 𝐶𝑜𝑥 = 𝐶𝑜𝑥
𝜇𝑛 𝐶𝑜𝑥 𝑉𝐺𝑆 − 𝑉𝑇𝐻
𝐿
Ohmique

 On peut modifier les performances des circuits MOS en changeant seulement 𝐿 et 𝑊

10/2/2020 R. MINA et E. Rachid Séance 5 23


Amplificateurs à Base de MOS
 Les mêmes principes utilisés dans l’étude des amplificateurs à base de BJT s’appliquent au JFET
 Les méthodes de calcul utilisées en BJT s’appliquent ici également 𝑉𝐶𝐶

 On utilise la polarisation en PDT

 On retrouve les 3 circuits:


 Source Commune ↔ Emetteur Commun 𝑣𝑠
 Drain Commun ↔ Collecteur Commun
 Grille Commune ↔ Base Commune 𝑣𝑒

𝐶1 𝐶2 𝑉𝐶𝐶
𝐷 𝑣𝑠
𝑣𝑒
𝑅𝐿 𝑣𝑠
𝑅𝑆 𝑅𝐷 𝐶1

𝐶2
𝑉𝐶𝐶

𝑣𝑒
𝐶𝐺
𝑣𝑠

10/2/2020 R. MINA et E. Rachid Séance 6 24


Montage MOS Analogiques
 Structure Différentielle à base de Transistors MOS:

 M1: Source de Courant par 𝑉𝑝𝑜𝑙 pour fixer le courant DC dans les branches symétriques (ou Miroir)

 M2, M3: Paire Différentielle pour étage de gain et impédance d’entrée infinie

𝑉𝐷𝐷
 M4: Etage de sortie Drain commun pour adaptation

 M5, M6: Miroir de courant PMOS (charge active) 𝑅𝐷 1𝑘Ω 𝑅𝐷 𝑀4

𝑀2 𝑀3
𝑣𝑠
𝑅𝑆
𝑣1 𝑣2

𝑀1
𝑉𝑝𝑜𝑙

10/2/2020 Rayan MINA Séance 7 25


TD – 21
5𝑉
 Question
 Voici le montage suivant:

2
400𝑘Ω

22𝜇𝑚
1𝜇𝑚

𝑣𝑒 200𝑘Ω

 Calculer le point de fonctionnement du montage


 Calculer le gain en tension et l’impédance d’entrée du montage
 𝜇𝑛 = 1000𝑐𝑚2 𝑉 −1 𝑠 −1 , 𝑉𝑇𝐻 = 0.7𝑉 , 𝑡𝑜𝑥 = 25𝑛𝑚, 𝜀𝑜𝑥 = 4.5𝜀𝑜 , 𝜀𝑜 ≈ 8.88 × 10−12 𝐹/𝑚, 𝜆 = 0.05𝑉 −1

10/2/2020 Rayan MINA Séance 7 26


TD – 22
 Question
 Voici le montage suivant:

𝑉𝑝𝑜𝑙 𝑣𝑠
𝑣𝑠

𝑣𝑒
𝑣𝑒

 On suppose que les transistors sont bien polarisés en zone de saturation


 Trouver l’expression du gain en tension à vide des 2 montages. Comparer et Conclure.

10/2/2020 Rayan MINA Séance 7 27


TD – 23
 Question
 Voici le montage suivant qui permet de charger une capacité de 1pF dans une application de
commutation haute-fréquence à 500MHz avec un signal d’entrée d’amplitude 0.65V

𝑉𝐷𝐷 = 1.2𝑉

Horloge
0

𝑣𝑒

 Dimensionner le transistor pour un bon fonctionnement de charge et décharge à 10𝝉 et des capacités
parasites à moins de 1% de la capacité de charge. La capacité parasite entre drain et masse vaut
0.3𝐶𝑜𝑥 . Conclure.
 𝜇𝑛 = 500𝑐𝑚2 𝑉 −1 𝑠 −1 , 𝑉𝑇𝐻 = 0.5𝑉 , 𝑡𝑜𝑥 = 4𝑛𝑚, 𝜀𝑜𝑥 = 4.5𝜀𝑜 , 𝜀𝑜 ≈ 8.88 × 10−12 𝐹/𝑚

10/2/2020 Rayan MINA Séance 7 28