Vous êtes sur la page 1sur 32

Support de cours

z/OS Présentation
Mainframe
Titre : z/OS Présentation Mainframe

Version :

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
3

TABLE DES MATIERES

Historique ______________________________________________________________________ 6
La stratégie IBM ________________________________________________________ 6
Les architectures IBM____________________________________________________ 7
Z/OS d’un point de vue HARDWARE __________________________________________ 8
Les caractéristiques de MVS ______________________________________________ 8
Les Processeurs _______________________________________________________ 10
Les Mémoires Réelles ___________________________________________________ 11
CSS/CHPID/PCHID/CU/DEVICE ___________________________________________ 13
Les Partitions Logiques(LPAR) ____________________________________________ 15
Z/OS d’un point de vue SOFTWARE _________________________________________ 16
La Mémoire Virtuelle ___________________________________________________ 16
L’ Espace Adresse _____________________________________________________ 17
Les Interruptions ______________________________________________________ 22
Les Managers _________________________________________________________ 26
Les I/O (entrees/sorties) ________________________________________________ 28
Les Programmes ______________________________________________________________ 29
Quelques Définitions ___________________________________________________ 29
Création d’un Load-Module ______________________________________________ 31
Exécution d’un programme ______________________________________________ 32

z/OS Présentation Mainframe


4

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
5

z/OS Présentation Mainframe

z/OS Présentation Mainframe


Historique

La stratégie IBM

Le système MVS est un OS (Operating System) certainement


le plus élaboré et le plus fouillé des systèmes d'exploitation
IBM.

MVS applique le principe de la mémoire virtuelle.

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les architectures IBM

Les dates clés:

1964 : IBM 360 dit de 3eme génération puis qu’il offre


un OS unique

1974 : IBM 370 qui inclut une fonction capitale, la


mémoire virtuelle

1990 : IBM 390 qui se base l’architecture


ESCON(Enterprise System Connectivity)

1999 : IBM S/390 qui fait évoluer le mode d’Adressage

2002 : IBM Z/OS

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Z/OS d’un point de vue HARDWARE

Les caractéristiques de MVS

Multi-programmation :
Plusieurs utilisateurs ou travaux peuvent être servis
simultanément par la machine. Les utilisateurs sont servis si
rapidement qu’ils paraissent utiliser tous en même temps le
processeur.

Multi-tache :
Plus fine que la multi-programmation.
Un travail peut-être constitué de différentes tâches
fonctionnant les unes après les autres (compétition pour
l’usage du processeur)

Multi-traitement :
À un instant la machine peut traiter autant de processus que
de processeurs.

Mémoire virtuelle :
Chaque travail se voit offrir une taille de mémoire pouvant
être bien supérieure à la mémoire réellement disponible.

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Architecture basée :

• sur les processeurs (CPU)

• la mémoire

• les canaux (channels)

• les unités de contrôle (UC)

• les unités (device)

• les moyens interne de communication.

Capacité de partitionner un système en plusieurs petits


systèmes, appelés partitions logiques ou LPAR

Possibilité de spécialisé des processeurs pour traiter des


taches spécifique (IFL, Zaap, Ziip,ICF).

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les Processeurs

Les termes processeur et CPU peuvent être employés pour designer :

- soit la machine physique (système Box,CEC,CPC,…)

- soit l'un des processeurs (CPUs,CPs,Pus,..) de la machine


physique.

Un CPU peut être configuré spécifiquement :

Central Processor (CP) : Traiter tous type de traitement

Integrated Facility for Linux (IFL) : Traiter les


instructions Linux

zAAP : Traiter des instructions Java

zIIP : Traiter des instructions DB2

Integrated Coupling Facility (ICF) : Utiliser des les


configuration sysplex

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les Mémoires Réelles

Il existe deux types de mémoires réelles :


Mémoire central (central storage, real storage, processor
storage).

• Elle est représentée par un composant interne à la


machine.

• Elle est accéder de manière synchrone par les


processeurs eux même.( HSB = High Speed Buffer)

• Elle est découpée en frame de 4K

-Mémoire auxiliaire(auxiliary storage, paging storage) .

• Elle peut être représentée sous différentes formes de


support (disque, tape,..).

• Elle est accédée de manière asynchrone par le processeur


via une requête d’I/O à la control unit. (mémoire
d’arrière-plan MAP)

• Elle est découpée en slot de 4K.

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Hiérarchie des mémoires réels :

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
CSS/CHPID/PCHID/CU/DEVICE

De nombreux composants matériels bien spécifiques entrent en jeu


pour traiter une opération d’entrées-sorties(I/O).

Cinq composants essentiels :

Le CHANNEL SUBSYSTEM (ou CSS)


Les physicals channels identifier(pchid)
Les channels path identifier (chpid) :
Une unité de contrôle(CU) :
Une unité d’entrée-sortie (I/O devices) :

Le CHANNEL SUBSYSTEM (ou CSS) :

Le channel subsystem transmet, par l’intermédiaire de canaux


physique (pchid) et logique (channel path, chpid), le flux
d’entrée/sortie émise par MVS jusqu’à l’unité de traitement de l’I/O
(device).

(Exemple de demande d’entrée/sortie : lire, écrire, positionner le bras


d’accès disque, rembobiner la bande,…)

Les physicals channels identifier(pchid)

Le PCHID est une notion physique permettant d’identifier un canal sur


la machine.
Il reçoit et achemine, par l’intermédiaire de CHPID, les demandes d’I/O
du processeur vers les unités d’entrée /sortie.

Les channels path identifier (chpid) :


Le CHPID est une notion logique, il est toujours rattaché à un PCHID ,
il est le lien entre le host et les unités d’entrée/sortie (via une control
unit)

Une unité de contrôle(CU) :

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Une CU interprète les signaux envoyés par les canaux et les transmet
aux unités en les personnalisant suivant le type d’unité(disque, bande,
printer,…)

Une unité d’entrée-sortie (I/O devices) :

Le device est le dernier maillon du traitement d’un I/O.


Il existe plusieurs types de device :
• Unités en accès direct : disques
• Unités à bandes magnétiques : bandes, cassettes
• Unités de visualisation : terminaux
• Unités de communication : ex. contrôleur 2074
• Unit record : imprimantes, lecteurs de cartes
• Unités CTC liaison canal à canal entre ordinateurs

Vue d’ensemble d’un système MVS :

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les Partitions Logiques(LPAR)

Une Logical Partition (LPAR) est une partition virtualisée, apparaissant


comme un serveur distinct.

En effet, une machine physique peut être partitionnée en plusieurs


LPAR, chacune possédant son propre système d'exploitation.

Une LPAR dispose d’un ensemble de ressource machine tel que les
processeurs ,mémoire et unité d’entrée/sortie.

Exemple de configuration mutli LPAR :

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Z/OS d’un point de vue SOFTWARE

La Mémoire Virtuelle

Chaque tache entrant dans le système se voit allouée une zone de


mémoire virtuelle plutôt qu’une parti de la mémoire réel.

Ces zones de mémoires virtuelles allouées sont bien plus


importantes que la taille de la mémoire réel, ceci afin de pouvoir
gérer l’activité d’un très grand nombre d’utilisateur
simultanément.

La taille de cette mémoire virtuelle allouée dépend du mode


d’adressage utilisé( 24 , 31 ou 64 bits).

La traduction d’adresse de la mémoire virtuelle vers la mémoire


réel est assurée par le DAT (Dynamic Adress Translation).

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les parties inactives d’un programme stocké en mémoire réel
sont descendues en mémoire auxiliaire (espace disque alloué par
le système).
Lorsque ces parties de programme sont à nouveau sollicitées,
elles sont remontées en mémoire réel.

L’unité de base de la mémoire virtuelle est la page (bloc de


mémoire de 4K).

La page virtuelle est supportée par la mémoire réelle découpée


en frame de 4K (cadres de page).

La mémoire auxiliaire (sur disque) est découpée en slots de


4K.

Principe de fonctionnement de la mémoire virtuelle :

DAT

L’ Espace Adresse

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Un espace-adresse = un espace virtuellement alloué à un
utilisateur (16 Mo en adressage 24 bit ou 2 Go en adressage 31
bit).

Cet espace contient tout ce qui est nécessaire au déroulement du


travail (données, programmes utilisateurs et systèmes)

L’espace adresse se compose de différentes zones qui auront des


rôles

Certaines de ces zones sont propres à ce travail (zones privées),


d’autres seront communes et partagées par tous

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
LES ZONES PRIVE

La System Region
• Elle occupe les 4 premières pages de la zone privée.
• Elle est utilisée par la RCT (region control task)

La User Region
• Contient les modules utilisateurs à exécuter.
• Taille variable et paramétrable dynamiquement

La LSQA (local system queue area)


• Elle contient les blocs de contrôle et les tables d’adressage
propre à l’espace-adresse

La SWA (scheduler work area)


• Elle contient des informations qui proviennent du langage
de contrôle (JCL) ,il s’agit surtout d’informations relatives
aux allocations de fichiers

Les subpools 228/230 (Authorized User Key)


• contient des données propres à l’utilisateur

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
LES ZONES COMMUNES

La PSA (prefixed save area)


• contient les données propres à un processeur.

Le Nucleus (noyau)
• contient les routines superviseur de base (traitement des
interruptions, dispatcheur, gestion des entrées-sorties)
• contient la CVT (communication vector table
• constamment résident en mémoire (non paginable).

La CSA (Common Service Area)

• Permet la communication entre les espaces adresses.

La PLPA/FLPA/MLPA (Pagined,Fixed,Modified Link Pack Area)

• Contient des modules réentrants utilisables par tous les


espaces adresses (méthodes d'accès, routines SVC,...)

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les zones mémoires d’un Espace Adresse :

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les Interruptions

Une interruption est un événement qui va modifier la séquence dans la


laquelle le processeur traite ses instructions.
Il existe plusieurs types d’interruptions :

• Entrée/sortie
• Erreur machine ("Machine check")
• Redémarrage ("restart")
• Interruption externe
• Interruption programme
• Appel superviseur(SVC-Call)

Quelques notions et terminologies :

Les états du processeur :


• état problème qui limite le processeur à un certain jeu
d’instructions ;
• état superviseur dans lequel toutes les instructions
sont permises.

Le DAT ("Dynamic Address Translation") convertit les


adresses virtuelles en adresses réelles.

Le TCB ("Task Control Block") représente une demande


liée à un espace-adresse

Le SRB ("Service Request Block") est une demande de


service système de haute priorité.

Le PSW ("Program Status Word") est le registre du


processeur qui caractérise l'état de la routine qui est en
cours d'exécution sur le processeur.
Le processeur ne gère qu’un seul PSW à la fois.

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Principe de gestion d’un interruption :

Par exemple le programme A est en cours d‘exécution lorsque


l'interruption SVC Call survient.

1)
On sauvegarde le PSW courant dans une zone fixe de la mémoire
(fonction du type d'interruption) : on parle d'ancien PSW (oldPSW).

2)
On charge le PSW qui traite ce type d'interruption (newPSW). Dans
notre cas il s'agit de SVC Call.

3)
• Le nouveau PSW branche le processeur vers la routine de
traitement d'interruption de premier niveau particulière au type
d'interruption (on parle de FLIH : First Level Interrupt Handler).
• Les registres sont sauvegardés en mémoire centrale par cette
routine de façon à pouvoir reprendre le processus interrompu
exactement au point où il a été interrompu.
• La sauvegarde des registres s'effectue dans les 4 premiers Ko
: la PSA (Prefixed Storage Area).
Chaque processeur a sa propre PSA.
• Jusque là le processeur fonctionne en mode ininterruptible; il ne
pourrait prendre en compte une nouvelle interruption sans risque
pour le processus dont il traite l'interruption.
• Une fois la sauvegarde effectuée, il peut éventuellement revenir
en mode interruptible et après analyse de l'interruption, il peut
passer le contrôle à une routine spécifique.

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
4)
• Une routine de traitement de second niveau (SLIH : Second
Level Interrupt Handler) s‘exécute pour répondre exactement à
l'interruption. Dans notre cas il s'agira d'une routine SVC.
5)
• Après le traitement de l'interruption, le contrôle n'est pas
forcément rendu à la routine interrompue.
Le contrôle est le plus souvent rendu au distributeur
(Dispatcher).

Le Dispatcher :

• Il recherche la DPRTY (Dispatching Priority) la plus élevée


de l’espace adresse dans la WUQ(Working Unit Queue)
pour lui fournir la ressource processeur dont il a besoin.

• Le dispatcher privilégie dans l’ordre :

1. Les SRB globaux

2. Les SRB locaux

3. Les TCB par ordre de priorité

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Le rôle du dispatcher :

.
Les différent statut de l’espace adresse dans le système :

IN-READY : chargé en mémoire réel et en attente de ressource


processeur(dispatcher)

IN-WAIT : chargé en mémoire réel et en attente d’un


événement.

OUT-READY :Prêt à être exécuté mais est chargé en mémoire


auxiliaire (swapped-out)

OUT-WAIT : Chargé en mémoire auxiliaire et en attente d’un


événement.

Notes : Seul les espaces adresses en statut IN-READY peuvent être


éligible par le dispatcher

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les Managers

Les Mémoires :
Trois composants gèrent la mémoire en MVS:

RSM (Real Storage Manager)


Il s’occupe de la mémoire réelle et gère les tables de page et les
mouvements de pages de mémoire.
ASM (Auxiliary Storage Manager)
Il gère la mémoire auxiliaire.: il amène en mémoire le contenu
des cases (slots) lors d’un "page-in" ou copie une page sur une
case(slot) pour un "page-out".
VSM (Virtual Storage Manager)
Il gère la mémoire virtuelle et alloue ou désalloue l’espace virtuel
(macros GETMAIN ou FREEMAIN)

Rôle des managers :

Les Ressources :

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
SRM (System Resources Manager) gère 3 types de ressources :

• Processeurs

• Mémoires

• Périphériques

Son objectif :

Optimiser l’utilisation des ressources, par exemple si un cpu ou


un canal est sous utilisé (<100%),il fournira d’avantage de
travail à cette ressource.

Affecter les ressources aux travaux en fonction d’un


paramétrage(Parmlib) propre à chaque MVS

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les I/O (entrees/sorties)

Une entrée/sortie (I/O) est un transfert d’information entre le


processeur et un périphérique.

L’IOS (input/output supervisor)


• Composant de MVS qui est chargé au niveau le plus bas de
la gestion des E/S.

L’IOS DRIVER
• Interface avec le materiel
• Il"pilote" l’IOS en préparant l’environnement nécessaire à
l’E/S ;
• Il fixe en mémoire les pages contenant les buffers.

DFP (Data Facility Product)


• gestion des unités (définition et utilisation)
• gestion des données (méthodes d’accès, catalogues,
utilitaires)
• gestion des programmes (création, chargement)

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les Programmes

Quelques Définitions

Les programmes Sources :


• Langage symbolique :cobol, assembleur, fortran…
• Non exécutable tel quel

Les modules objet(DECK) :


• Langage machine.
• Issu de la compilation d’un programme source.
• Non exécutable tel quel

Les Load-Modules :
• Issu du link-edit d’un DECK
• Présent dans les bibliothèque chargée en mémoire dans le
système(loadlib)
• Exécutable par le système

Le Link-Edit :
• Résolution des liens entre les objets
• Répertorie les constantes d’adresse(adressage entre les
modules)
• Répertorie les propriété du load module (Amode, Rmode,..)

Les SVC(Supervisor Call ) :


• Programme système (clé 0)
• Présent dans les bibliothèque chargée en mémoire dans le
système(loadlib)

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Les Exits :
• Intervient ponctuellement dans l’enchainement d’un
programme.
• Destiné aux besoins particuliers d’un site (différents
produits, customisation…)

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Création d’un Load-Module

Exemple :

Le proga est en cobol

Le progb est en assembleur

Le proga appel le progb

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.
Exécution d’un programme

Le système suit un ordre pour rechercher un programme à exécuter :

1. Bibliothèques déclarées en JOBLIB ou STEPLIB

2. Zone Commune de l’espace adresse (PLPA/FLPA/MLPA/CSA)

3. Link-List, liste de bibliothèques déclarées et chargées en


mémoire par la tâche LLA(library lookaside)

4. Si le programme n’est pas trouvé ,le travail tombe en erreur


(abend S806)

Vue d’ensemble de la compilation/link-edit/execution :

Titre : z/OS Présentation Mainframe

Ce document est la propriété exclusive de son auteur.


Il ne peut pas être utilisé sans autorisation écrite de l’auteur.