Vous êtes sur la page 1sur 72

Architecture des ordinateurs 71

IV. Le microprocesseur

IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation

Architecture des ordinateurs 72


IV. Le microprocesseur
IV.1 Généralités

 Microprocesseur
Circuit intégré numérique complexe.

Intégration sur une puce de fonctions logiques


combinatoires (logiques et/ou arithmétiques) et
séquentielles (registres, compteur, etc…)

Capable d'interpréter et d'exécuter les instructions d'un


programme.

Architecture des ordinateurs 73


IV. Le microprocesseur
IV.1 Généralités

Concept de microprocesseur créé par la Société Intel


en 1971

1ier microprocesseur = le 4004 :


 unité de calcul 4 bits
 fonctionnant à 108 kHz
 intégration d’environ 2300 transistors.

Architecture des ordinateurs 74


IV. Le microprocesseur
IV.1 Généralités

 Rôle
Il organise l’enchaînement des tâches précisées dans la
mémoire (programme)
Il rythme et synchronise l'exécution de ces tâches
Il gère les informations extérieures au système

Principe de von Neuman


Programme et données dans la même mémoire
Exécution séquentielle des tâches

Architecture des ordinateurs 75


IV. Le microprocesseur

IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation

Architecture des ordinateurs 76


IV. Le microprocesseur
IV.2 Architecture de base

Bus d’adresses

up mémoire

Données
Unité de Unité de
traitement commande
H
Programme

Bus de données

Architecture des ordinateurs 77


IV. Le microprocesseur
IV.2 Architecture de base

 Unité de commande
Séquence le déroulement des instructions
Décode les instructions à exécuter

 Unité de traitement
Regroupe les circuits qui assurent les traitements
nécessaires à l'exécution des instructions
UAL, registre d’état…

Architecture des ordinateurs 78


IV. Le microprocesseur

IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation

Architecture des ordinateurs 79


Objectifs

 Comprendre l’architecture d’une machine von newman.

 Comprendre les étapes de déroulement de l’exécution d’une


instruction.

 Comprendre le principe des différents modes d’adressage.

Architecture des ordinateurs 80


1. Introduction

 Un programme est un ensemble d’instructions exécutées


dans un ordre bien déterminé.
 Un programme est exécuté par un processeur ( machine ).
 Un programme est généralement écrit dans un langage
évolué (Pascal, C, VB, Java, etc.).
 Les instructions qui constituent un programme peuvent être
classifiées en 4 catégories :
 Les Instructions d’affectations : permet de faire le transfert des
données
 Les instructions arithmétiques et logiques.
 Les Instructions de branchement ( conditionnelle et
inconditionnelle )
 Les Instructions d’entrées sorties.

Architecture des ordinateurs 81


1. Introduction

 Pour exécuter un programme par une machine, on passe par les


étapes suivantes :
1. Édition : on utilise généralement un éditeur de texte pour écrire un
programme et le sauvegarder dans un fichier.
2. Compilation : un compilateur est un programme qui convertit le code
source ( programme écrit dans un langage donné ) en un programme écrit
dans un langage machine ( binaire ). Une instruction en langage évolué
peut être traduite en plusieurs instructions machine.
3. Chargement : charger le programme en langage machine dans mémoire
afin de l’exécuter .

82
Architecture des ordinateurs 82
• Comment s’exécute un programme dans la machine ?

• Pour comprendre le mécanisme d’exécution d’un programme


 il faut comprendre le mécanisme de l’exécution d’une
instruction .

• Pour comprendre le mécanisme de l’exécution d’une


instruction  il faut connaître l’architecture de la machine (
processeur ) sur la quelle va s’exécuter cette instruction.

Architecture des ordinateurs 83


2. Architecture matérielle d’une machine ( architecture de
Von Neumann )

L’architecture de Von Neumann est composée :

• D’une mémoire centrale,


• D’une unité centrale UC , CPU (Central Processing Unit), processeur ,
microprocesseur.
•D’un ensemble de dispositifs d’entrées sorties pour communiquer avec
l’extérieur.
•Cette architecture est la base des architectures des ordinateurs.

entrées
UC Mémoire
Processeur Centrale
sorties

84
Architecture des ordinateurs 84
2.1 La mémoire centrale

 La mémoire centrale (MC) représente l’espace de travail de


l’ordinateur .
 C’est l’organe principal de rangement des informations utilisées par le
processeur.
 Dans un ordinateur pour exécuter un programme il faut le charger (
copier ) dans la mémoire centrale .
 Le temps d’accès à la mémoire centrale et sa capacité sont deux
éléments qui influent sur le temps d’exécution d’un programme (
performances d’une machine ).

85
Architecture des ordinateurs 85
Une adresse
•La mémoire centrale peut être vu
comme un large vecteur ( tableau ) de 0001100 0000
mots ou octets.
0011100 0001
•Un mot mémoire stocke une information
sur n bits. 0111100 0002
•Chaque mot possède sa propre adresse. 0001100 …….
•La mémoire peut contenir des 0001100 …….
programmes et les données utilisées par
……..
les programmes.
Contenu d’une case
(un mot)mémoire

FFFF
86
Architecture des ordinateurs 86
Structure d’un programme en MC

1000000
1111111

Addition
0000000
11110000
11000001
} Partie données
( variables )

Soustraction 11100001
11000001
11100001
11100001 Partie instructions
………….
……….

Architecture des ordinateurs 87


2.2 L’Unité Centrale ( UC)

 L’unité centrale (appelée aussi processeur , microprocesseur)


à pour rôle d’exécuter les programmes.
 L’UC est composée d’une unité arithmétique et logique (UAL)
et d’une unité de contrôle.
- L’unité arithmétique et logique réalise les opérations élémentaires
(addition, soustraction, multiplication, . . .) .
- L’unité de commande contrôle les opérations sur la mémoire
(lecture/écriture) et les opérations à réaliser par l’UAL selon
l’instruction en cours d’exécution.

Architecture des ordinateurs 88


Architecture matérielle d’une machine Von Neumann

UC

Architecture des ordinateurs 89


2.2.1 L’UAL

 L’unité arithmétique et logique réalise une opération élémentaire


(addition, ,soustraction, multiplication, . . .).

 L’UAL regroupe les circuits qui assurent les fonctions logiques


et arithmétiques de bases ( ET,OU,ADD,SUS,…..).

 L’UAL comporte un registre accumulateur ( ACC ) : c’est un


registre de travail qui sert a stocker un opérande (données )au
début d’une opération et le résultat à la fin.

Architecture des ordinateurs 90


 L’UAL comporte aussi un registre d’état : Ce registre nous
indique l’état du déroulement de l’opération .
 Ce registre est composé d’un ensemble de bits. Ces bits
s’appels indicateurs (drapeaux ou flags).
 Ces indicateurs sont mis à jours ( modifiés )après la fin de
l’exécution d’une opération dans l’UAL.
 Les principeaux indicateurs sont :
 Retenue : ce bit est mis à 1 si l’opération génère une retenue.
 Signe :ce bit est mis à 1 si l’opération génère un résultat négative.
 Débordement :ce bit est mis à 1 s’il y a un débordement.
 Zero : ce bit est mis à 1 si le résultat de l’opération est nul.

Architecture des ordinateurs 91


Schéma d’une UAL

92
Architecture des ordinateurs 92
2.2.2 Unité de contrôle

 Le rôle de l'unité de contrôle (ou unité de commande ) est de :


 coordonner le travail de toutes les autres unités ( UAL ,
mémoire,…. )
 et d'assurer la synchronisation de l'ensemble.

 Elle assure :
 la recherche ( lecture ) de l’instruction et des données à partir de la
mémoire,
 le décodage de l’instruction et l’exécution de l’instruction en cours
 et prépare l’instruction suivante.

93
Architecture des ordinateurs 93
 L’unité de contrôle comporte :
 Un registre instruction (RI) : contient l’instruction en cours
d’exécution. Chaque instruction est décoder selon sont code
opération grâce à un décodeur.
 Un registre qui s’appel compteur ordinal (CO) ou le compteur de
programme (CP ) : contient l’adresse de la prochaine instruction à
exécuter (pointe vers la prochaine instruction à exécuter ).
Initialement il contient l’adresse de le première instruction du
programme à exécuter.
 Un séquenceur : il organise ( synchronise ) l’exécution des
instruction selon le rythme de l’horloge, il génère les signaux
nécessaires pour exécuter une instruction.

94
Architecture des ordinateurs 94
Schéma d’une UC

95
Architecture des ordinateurs 95
Schéma détaillé d’une machine

UC

96
Architecture des ordinateurs 96
Remarque

 Le microprocesseur peut contenir d’autres registres autre que


CO,RI et ACC.
 Ces registres sont considérés comme une mémoire interne (
registre de travail ) du microprocesseur.
 Ces registres sont plus rapide que la mémoire centrale , mais le
nombre de ces registre est limité.
 Généralement ces registres sont utilisés pour sauvegarder les
données avant d’exécuter une opération.
 Généralement la taille d’un registre de travail est égale à la taille
d’un mot mémoire

97
Architecture des ordinateurs 97
Une machine avec des registres de travail

registres

98
Architecture des ordinateurs 98
3.Jeu d’instructions

 Chaque microprocesseur possède un certain nombre limité


d’instructions qu’il peut exécuter. Ces instructions s’appelles jeu
d’instructions.
 Le jeu d’instructions décrit l’ensemble des opérations élémentaires
que le microprocesseur peut exécuter.
 Les instructions peuvent être classifiées en 4 catégories :
 Instruction d’affectation : elle permet de faire le transfert des données
entre les registres et la mémoire
Écriture : registre  mémoire
Lecture : mémoire  registre
 Les instructions arithmétiques et logiques ( ET , OU , ADD,….)
 Instructions de branchement ( conditionnelle et inconditionnelle )
 Instructions d’entrées sorties.

99
Architecture des ordinateurs 99
3.1 Codage d’une instruction

 Les instructions et leurs opérandes ( données ) sont stocké dans la


mémoire.
 La taille d’une instruction ( nombre de bits nécessaires pour la
représenter en mémoire ) dépend du type de l’instruction et du type de
l’opérande.
 L’instruction est découpée en deux parties :
 Code opération ( code instruction ) : un code sur N bits qui indique quelle
instruction.
 La champs opérande : qui contient la donnée ou la référence ( adresse ) à
la donnée.

Code opération Opérande

N bits K bits

•Le format d’une instruction peut ne pas être le même pour toutes les
instructions.
•Le champs opérande peut être découpé à sont tours en plusieurs champs
100
Architecture des ordinateurs 100
Machine à 3 adresses

 Dans ce type de machine pour chaque instruction il faut


préciser :
 l’adresse du premier opérande
 du deuxième opérande
 et l’emplacement du résultat

Code opération Opérande1 Opérande2 Résultat

Exemple :
ADD A,B,C ( CB+C )

•Dans ce type de machine la taille de l’instruction est grand .


• Pratiquement il n’existent pas de machine de ce type.

101
Architecture des ordinateurs 101
Machine à 2 adresses

 Dans de type de machine pour chaque instruction il faut


préciser :
 l’adresse du premier opérande
 du deuxième opérande ,
 l’adresse de résultat est implicitement l’adresse du deuxième
opérande .

Code opération Opérande1 Opérande2

Exemple :
ADD A,B ( BA +B )

102
Architecture des ordinateurs 102
Machine à 1 adresses

 Dans de type de machine pour chaque instruction il faut


préciser uniquement l’adresse du deuxième opérande.
 Le premier opérande existe dans le registre accumulateur.
 Le résultat est mis dans le registre accumulateur.

Code opération Opérande2

Exemple :
ADD A ( ACC(ACC) + A )

Ce type de machine est le plus utilisé.

103
Architecture des ordinateurs 103
4. Mode d’adressage

 La champs opérande contient la donnée ou la référence (


adresse ) à la donnée.
 Le mode d’adressage définit la manière dont le
microprocesseur va accéder à l’opérande.
 Le code opération de l’instruction comportent un ensemble de
bits pour indiquer le mode d’adressage.

 Les modes d’adressage les plus utilités sont :


 Immédiat
 Direct
 Indirect
 Indexé
 relatif

104
Architecture des ordinateurs 104
4.1 Adressage immédiat

 L’opérande existent dans le champs adresse de l’instruction

Code opération Opérande

Exemple :
ADDADD 150 150

Cette commande va avoir l’effet suivant : ACC(ACC)+ 150

Si le registre accumulateur contient la valeur 200 alors


après l’exécution son contenu sera égale à 350

105
Architecture des ordinateurs 105
4.2 Adressage direct

 Le champs opérande de l’instruction contient l’adresse de


l’opérande ( emplacement en mémoire )
 Pour réaliser l’opération il faut le récupérer ( lire ) l’opérande à
partir de la mémoire. ACC  (ACC)+ (ADR)

Exemple :
On suppose que l’accumulateur
continent la valeur 20 .
ADD 150

A la fin de l’exécution nous


allons avoir la valeur 50 ( 20 +
30 ) 30 150

106
Architecture des ordinateurs 106
4.3 Adressage indirect
 La champs adresse contient l’adresse de
l’adresse de l’opérande.
 Pour réaliser l’opération il faut :
 Récupérer l’adresse de l’opérande à partir de la
mémoire.
 Par la suite il faut chercher l’opérande à partir de
la mémoire. ADD 150
ACC (ACC)+ ((ADR))
 Exemple :
 Initialement l’accumulateur contient la 150 200
valeur 20
 Il faut récupérer l’adresse de l’adresse
(150).
 Récupérer l’adresse de l’opérande à partir
200 40
de l’adresse 150 ( la valeur 200 )
 Récupérer la valeur de l’opérande à partir
de l’adresse 200 ( la valeur 40 )
Additionner la valeur 40 avec le contenu de
l’accumulateur (20) et nous allons avoir la
valeur 60 107
Architecture des ordinateurs 107
4.4 Adressage indexé

 L’adresse effectif de l’opérande est relatif à une zone mémoire.


 L’dresse de cette zone se trouve dans un registre spécial (
registre indexe ).
 Adresse opérande = ADR + (X)

Registre d’indexe

50
ADD 150

30
200
Remarque : si ADR ne contient pas une valeur
immédiate alors
Adresse opérande = (ADR )+ (X) 108
Architecture des ordinateurs 108
4.5 Adressage relatif

 L’adresse effectif de l’opérande est relatif a une zone mémoire.


 L’dresse de cette zone se trouve dans un registre spécial ( registre de
base ).
 Ce mode d’adressage est utilisée pour les instructions de branchement.
Adresse = ADR + (base)

Registre de base

100
BR 150

ADD
250

109
Architecture des ordinateurs 109
5. Cycle d’exécution d’une instruction

 Le traitement d’une instruction est décomposé en trois phases


:
 Phase 1 : rechercher l’instruction à traiter et décodage
 Phase 2 : rechercher de l’opérande et exécution de l’instruction
 Phase 3 : passer à l’instruction suivante

 Chaque phase comporte un certain nombre d’opérations


élémentaires ( microcommandes ) exécutées dans un ordre
bien précis ( elle sont générées par le séquenceur ).
 La phase 1 et 3 ne change pas pour l’ensemble des
instructions , par contre la phase 2 change selon l’instruction
et le mode d’adressage

110
Architecture des ordinateurs 110
 Exemple1 : déroulement de l’instruction d’addition en mode
immédiat ACC(ACC)+ Valeur

 Phase 1 : ( rechercher l’instruction à traiter )


Mettre le contenu du CO dans le registre RAM RAM (CO)
 Commande de lecture à partir de la mémoire
Transfert du contenu du RIM dans le registre RI RI (RIM)
Analyse et décodage
 Phase 2 : (traitement )
Transfert de l ’opérande dans l’UAL UAL  (RI).ADR
Commande de l’exécution de l’opération ( addition )
 Phase 3 : ( passer à l’instruction suivante )
 CO  (CO )+ 1

111
Architecture des ordinateurs 111
 Exemple 2 : déroulement de l’instruction d’addition en mode direct
ACC(ACC)+ (ADR)

 Phase 1 : ( rechercher l’instruction à traiter )


Mettre le contenu du CO dans le registre RAM RAM (CO)
 Commande de lecture à partir de la mémoire
Transfert du contenu du RIM dans le registre RI RI (RIM)
Analyse et décodage
 Phase 2 : ( décodage et traitement )
Transfert de l’adresse de l ’opérande dans le RAM RAM (RI).ADR
Commande de lecture
Transfert du contenu du RIM vers l’UAL UAL (RIM)
Commande de l’exécution de l’opération ( addition )
 Phase 3 : ( passer à l’instruction suivante )
• CO  (CO )+ 1

112
Architecture des ordinateurs 112
 Exemple 3 : Déroulement de l’instruction d’addition en mode
indirect ACC(ACC)+ ((ADR))

 Phase 1 : ( rechercher l’instruction à traiter )


Mettre le contenu du CO dans le registre RAM RAM (CO)
 Commande de lecture à partir de la mémoire
Transfert du contenu du RIM dans le registre RI RI (RIM)
Analyse et décodage
 Phase 2 : ( décodage et traitement )
Transfert de l’adresse de l ’opérande dans le RAM  (RI).ADR
Commande de lecture /* récupérer l’adresse */
Transfert du contenu du RIM vers le RAM RAM(RIM)
Commande de lecture /* récupérer l’opérande */
Transfert du contenu du RIM vers l’UAL UAL  (RIM )
Commande de l’exécution de l’opération ( addition )
 Phase 3 : ( passer à l’instruction suivante )
CO  (CO )+ 1 113
Architecture des ordinateurs 113
IV. Le microprocesseur

IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation

Architecture des ordinateurs 114


IV. Le microprocesseur
IV.5 Langage de programmation

Langage machine Langage compris par le


0101 0011 1111 0011
microprocesseur
assemblage
Langage assembleur Langage le plus proche du
lda, sta, cmp… langage machine
compilation
Permet de faire abstraction
Langage haut niveau
for, if…then, write…
du microprocesseur
Facilité de programmation

Architecture des ordinateurs 115


IV. Le microprocesseur
IV.5 Langage de programmation

 Exemple de langage

Code machine Assembleur


Langage C
(68HC11) (68HC11)

C6 64 LDAB #100
B6 00 LDAA #0 A=0 ;
1B ret ABA for ( i=1 ; i<101 ; i++)
5A DECB A=A+i ;
26 03 BNE ret

Architecture des ordinateurs 116


Architecture des ordinateurs 117
V. Performance d’un microprocesseur

V.1 Généralités
V.2 Amélioration des performances
V.3 Outils de mesure

Architecture des ordinateurs 118


V. Performance d’un microprocesseur
V.1 Généralités

 2 paramètres pour la mesure de performance :

Temps d’exécution : temps écoulé entre le début et la


fin de l’exécution d’une tâche

Quantité totale de travail exécuté dans un certains


intervalle de temps (troughput)

Architecture des ordinateurs 119


V. Performance d’un microprocesseur
V.1 Généralités

 Temps d’exécution dépend de 3 facteurs :


Le nombre d’instructions exécutées (IC)
Le nombre moyen de cycles d’horloge par instruction
lors de l’exécution d’un programme (CPI)
La période d’horloge (T=1/F)

Temps = (nombre d’instructions) x (nombre de cycles


par instruction) x (période d’horloge)

Architecture des ordinateurs 120


V. Performance d’un microprocesseur
V.1 Généralités

IC × CPI 1
Temps = =
F performance

F
performance =
IC × CPI

 On définit aussi :

IC F (en MHz) Million d’Instructions


MIPS = = Par Seconde
temps CPI

Architecture des ordinateurs 121


V. Performance d’un microprocesseur
V.1 Généralités

 Exemple : Microprocesseur 50 MHz

Opération % op Nbre cycles


UAL 43 1
Chargement 21 2
Rangement 12 2
Branchement 24 2

CPI = 0.43 x 1 + (0.21 + 0.12 + 0.24) x 2 = 1.57 cpi


MIPS = F / CPI = 50 / 1.77 # 31.9 mips
Texe = n / MIPS = 31.4 n ns

Architecture des ordinateurs 122


V. Performance d’un microprocesseur
V.1 Généralités

 Gain de performance
performance après Temps avant
G perf = =
performance avant Temps après

 Portionaméliorée 
Texenew = Texeold × 1 - Portionaméliorée  + 
 Gainportion 
 
 
Texeold  1 
G perf = =
 Portionaméliorée 
 1 - Portionaméliorée  + Gain
Texenew

 portion 
Architecture des ordinateurs 123
V. Performance d’un microprocesseur
V.1 Généralités

 Exemple :
On remplace un processeur dédié au traitement de l’image par un
processeur 5 fois plus rapide dans les applications de traitement
d’image.
Le processeur d’origine passait 75% de son temps à faire du
traitement d’image et et 25% à faire l’acquisition d’image.

Portion améliorée = 75% = 0.75


Gain portion = 5

1
G perf = = 2.5
0.75
1 - 0.75  +
5
Architecture des ordinateurs 124
V. Performance d’un microprocesseur

V.1 Généralités
V.2 Amélioration des performances
V.3 Outils de mesure

Architecture des ordinateurs 125


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Pour augmenter les performances d’un


microprocesseur, on peut donc :
Augmenter la fréquence d’horloge
(limitation matérielle)
Améliorer l’organisation interne pour diminuer le CPI
(choix du jeu d’instruction et de l’architecture)
RISC ou CISC ?? Superscalaire, pipeline,
mémoire cache ??
Améliorer le compilateur
(diminution de IC ou du CPI)

Architecture des ordinateurs 126


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion d’architecture CISC


Instructions complexes
Accès mémoire réduit
Réalisation de compilateurs plus facile

Mais
La taille des instructions est variable = difficile à
décoder
Augmentation de la complexité de la logique de
contrôle (micro-code)
Augmentation de FH plus difficile

Architecture des ordinateurs 127


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion d’architecture RISC


80% des traitements de langage de haut niveau font
appel à seulement 20% du jeu d’instructions d’un
microprocesseur.
D’où
Instruction simple = 1 cycle d’horloge
Taille instruction fixe = décodage simple
Gain de surface pour la réalisation du up qui permet
d’augmenter :
Le nombre de registres
Le nombre d’unités de traitement
La fréquence d’horloge…

Architecture des ordinateurs 128


Architecture des ordinateurs 129
V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion de Mémoire cache


La mémoire principale n’est pas capable de délivrer les
informations aussi rapidement que le microprocesseur
est capable de les traiter
Tps accès mémoire >>> Tps cycle up
Apparition d’un goulot d’étranglement pour les
données

Solution : Disposer une mémoire très rapide entre la


mémoire principale et le microprocesseur

Architecture des ordinateurs 130


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion de cache mémoire : fonctionnement

1
up

mémoire
Unité de Unité de cache
traitement commande

= succès de cache

Architecture des ordinateurs 131


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion de cache mémoire : fonctionnement

1
up 2

mémoire
Unité de Unité de cache
traitement commande

3
4

= défaut de cache

Architecture des ordinateurs 132


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion d’architecture Pipeline

recherche recherche
décodage décodage

exécution exécution

Architecture des ordinateurs 133


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion d’architecture Superscalaire

Architecture des ordinateurs 134


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Architecture Dual Core

Architecture des ordinateurs 135


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Core 2 quadro

Architecture des ordinateurs 136


V. Performance d’un microprocesseur

V.1 Généralités
V.2 Amélioration des performances
V.3 Outils de mesure

Architecture des ordinateurs 137


V. Performance d’un microprocesseur
V.3 Outils de mesure

 Étalon de performance

Permet de comparer les performances de différents


processeur (ou système)

Beaucoup de Benchmark ne permettent de comparer


que des microprocesseurs ayant un même jeu
d’instructions

Architecture des ordinateurs 138


V. Performance d’un microprocesseur
V.3 Outils de mesure

 Benchmark PC

Architecture des ordinateurs 139


V. Performance d’un microprocesseur
V.3 Outils de mesure

 Standart Performance Evaluation Corporation


(SPEC) www.spec.org

Pour comparer microprocesseur à jeu d’instructions


différent

Evalue les performances :


Du microprocesseur
De la hiérarchie mémoire
Du compilateur

Autre type de benchmark : graphique, réseau

Architecture des ordinateurs 140


V. Performance d’un microprocesseur
V.3 Outils de mesure

 SPEC :
Donne un indice de vitesse (temps d’éxecution)

Donne un indice de quantité de travail (troughput)

Pour des calculs sur des entiers ou des réels

Architecture des ordinateurs 141


V. Performance d’un microprocesseur
V.3 Outils de mesure

 Exemple : Sisoft Sandra

Architecture des ordinateurs 142