Vous êtes sur la page 1sur 3

Université Sidi Mohammed Ben Abdellah

Ecole Supérieure de Technologie de Fès


Département Maintenance Industrielle
Mr KHATORY

DEVOIR Informatique Industrielle

I. GRAFCET (examen 2010/11)

Trois trémies contenant des produits de base déversent sur un tapis roulant, la quantité de produits
correspondant au mélange demandé. Cette quantité est réglée par le temps d’ouverture des trappes
de vidange de chaque trémie, respectivement OVA, OVB et OVC pour les trémies A, B et C.
Ces trappes, fermées au repos, sont pilotées par des préactionneurs de type monostable (fermeture
automatique de la vanne quand l’action n’est plus maintenue)

Mélange M1 : produits A et C en quantités égales, ouvertures durant 15s.


Mélange M2 : produits A, ouverture durant 10s, et B, ouverture durant 15s.

i. Le tapis T transporte le mélange M1 dans le malaxeur situé à gauche, MTG moteur tapis 
gauche. Le mélange doit être malaxé avant d'être versé sur le chariot Gauche.
ii. Le tapis T transporte le mélange M2 dans le malaxeur situé à droite, MTD moteur tapis 
droite. Le mélange doit être malaxé avant d'être versé sur le chariot Droit.
iii. Le tapis doit démarrer 10 secondes avant le déversement des produits et s’arrêter 10
secondes après la fermeture des vannes.

1. On suppose qu'on veut avoir juste le mélange M1. Tracer le tableau d'analyse , Puis établir le
GRAFCET correspondant .

Tableau d'analyse:
Informations taches

2. Tracer le grafcet du système complet (deux Types de mélanges M1 et M2).

Page 1
II. ASSEMBLEUR 6809 (Examen 2009/10)
Les prix en dirhams ( ≤255 ) d'une liste de 32 articles sont mémorisés en …….
mémoire à partir de l'adresse $0500
$0500 122
1. Ecrire l’algorithme puis tracer l'organigramme du programme qui
permet de calculer le nombre des articles (N_ARCT) dont le prix est $0501 10
supérieure ou égale à 100 DH.
2. Ecrire le programme assembleur 6089 correspondant (N_ARCT $0502 27
sera stocké à partir de l'adresse $0530). ……. ……
3. Ecrire un programme assembleur 6809 permettant de réduire tous
les prix 150 DH des articles de 50 %. $051F 240
……

Page 2
Liste des instructions 6809

ABX Addition de l'accumulateur B à X LDS chargement de S avec le contenu mémoire


ADCA Addition du contenue mémoire à l'accumulateur A LDU chargement de U avec le contenu mémoire
avec la retenue
ADCB Addition du contenue mémoire à l'accumulateur B LDX chargement de X avec le contenu mémoire
avec la retenue
ADDA Addition du contenu mémoire à l'accumulateur A LDY chargement de Y avec le contenu mémoire
ADDB Addition du contenu mémoire à l'accumulateur B LEAS chargement de l'adresse effective dans S
ADDD Addition du contenu mémoire au registre D LEAU chargement de l'adresse effective dans U
ANDA ET logique entre A et le contenu mémoire LEAX chargement de l'adresse effective dans X
ANDB ET logique entre B et le contenu mémoire LEAY chargement de l'adresse effective dans Y
ANDCC ET logique entre CC et le contenu mémoire LSLA Décalage logique à gauche de A
ASLA Décalage arithmétique à gauche de A LSLB Décalage logique à gauche de B
ASLB Décalage arithmétique à gauche de B LSL Décalage logique à gauche du contenu mémoire
ASL Décalage arithmétique à gauche du contenu mémoire LSRA Décalage logique à droite de A
ASRA Décalage arithmétique à droite de A LSRB Décalage logique à droite de B
ASRB Décalage arithmétique à droite de B LSR Décalage logique à droite du contenu mémoire
ASR Décalage arithmétique à droite du contenu mémoire MUL multiplication non signée
BCC branchement si pas de retenue NEGA complément à deux de A
BCS branchement si retenue NEGB complément à deux de B
BEQ branchement si égal à zéro NEG complément à deux du contenu mémoire
BGE branchement si supérieur ou égal NOP aucune opération
BGT branchement si supérieur (signé) ORA OU logique entre A et le contenu mémoire
BHI branchement si supérieur (non signé) ORB OU logique entre B et le contenu mémoire
BHS branchement si supérieur ou égal (non signé) ORCC OU logique entre CC et le contenu mémoire
BITA test de bit mémoire avec A PSHS Empilement de registres sur S
BITB test de bit mémoire avec B PSHU Empilement de registres sur U
BLE branchement si inférieur ou égal (signé) PULS dépilement de registres de S
BLO branchement si inférieur (non signé) PULU dépilement de registres de U
BLS branchement si inférieur ou égal (non signé) ROLA Décalage circulaire à gauche de A
BLT branchement si inférieur (signé) ROLB Décalage circulaire à gauche de B
BMI branchement si négatif ROL Décalage circulaire à gauche du contenu mémoire
BNE branchement si différent de zéro RORA Décalage circulaire à droite de A
BPL branchement si positif RORB Décalage circulaire à droite de B
BRA branchement inconditionnel ROR Décalage circulaire à droite du contenu mémoire
BRN non branchement RTI retour d'interruption
BSR branchement au sous programme RTS retour de sous programme
BVC branchement si pas de débordement SBCA soustraction du contenu mémoire de A avec retenue
BVS branchement si débordement SBCB soustraction du contenu mémoire de B avec retenue
CLRA mise à zéro de A SEX Extension de signe de l'accumulateur B à A
CLRB mise à zéro de B STA stockage de A dans la cellule mémoire
CLR mise à zéro d'une case mémoire STB stockage de B dans la cellule mémoire
CMPA comparer A avec le contenu mémoire STD stockage de D dans la cellule mémoire
CMPB comparer B avec le contenu mémoire STS stockage de S dans la cellule mémoire
CMPD comparer D avec le contenu mémoire STU stockage de U dans la cellule mémoire
CMPS comparer S avec le contenu mémoire STX stockage de X dans la cellule mémoire
CMPU comparer U avec le contenu mémoire STY stockage de Y dans la cellule mémoire
CMPX comparer X avec le contenu mémoire SUBA soustraction du contenu mémoire de l'accumulateur A
CMPY comparer Y avec le contenu mémoire SUBB soustraction du contenu mémoire de l'accumulateur B
COMA complément à un de A SUBD soustraction du contenu mémoire de l'accumulateur D
COMB complément à un de B SWI interruption logicielle
COM complément à un du contenu mémoire TFR transfert de registres
CWAI ET logique avec le registre CC puis attente TSTA test de l'accumulateur A
d'interruption
DAA ajustement décimal de A TSTB test de l'accumulateur B
DECA décrémentation de A TST test de la case mémoire
DECB décrémentation de B
DEC décrémentation du contenu mémoire
EORA OU exclusif de A avec le contenu mémoire
EORB OU exclusif de B avec le contenu mémoire
EXG échange de registres
INCA incrémentation de A
INCB incrémentation de B
INC incrémentation du contenu mémoire
JMP saut inconditionnel
JSR saut au sous programme
LDA chargement de A avec le contenu mémoire
LDB chargement de B avec le contenu mémoire
LDD chargement de D avec le contenu mémoire

Page 3