Vous êtes sur la page 1sur 15

1

Université Hassan II de Casablanca


Ecole Supérieure de Technologie
Département Génie Electrique

Systèmes Logiques

Chapitre II: Logique combinatoire (partie II)

Licence Mécatronique

Pr. Fayrouz DKHICHI

Année universitaire : 2020/2021


2

1. Décodeur

Un circuit numérique combinatoire de n entrées d’adresse N = 2n sorties.

Pour chaque combinaison d’entrée, une seule sortie est active (au niveau
haut (1) ou en bas (0)). La sortie active a un état complémentaire par rapport
aux autres (N-1) sorties.
3

1. Décodeur

a. Décodeur élémentaire :

n = 1 entrées d’adresse, N = 2n = 2 sorties (sorties actives au niveau haut)

S0 : MSB
4

1. Décodeur

b. Décodeur 2 vers 4 :

n = 2 entrées d’adresse, N = 22 = 4 (S0, S1, S2, S3)

* Logigramme
5

1. Décodeur
b. Décodeur 2 vers 4 :

n = 2 entrées d’adresse, N = 22 = 4 (S0, S1, S2, S3)


• Logigramme

Si les sorties sont actives à l’état bas :


- Utiliser des portes NAND à la place des portes AND dans les logigrammes
- L’activation de la sortie Si est effectué par 0, n’est pas par 1.
6

1. Décodeur

d. Décodeur 3 vers 8 :

On peut activer à chaque fois une sortie parmi les 8 ou bien les forcez tous à 0 quel
que soit les niveaux sur les entrées, en utilisant simplement une entrée de validation.
Le décodeur qui inclus une entrée de validation est appelé « Décodeur complet ».
7

1. Décodeur

d. Décodeur 3 vers 8 :

*Logigramme :

L = Low = bas = 0
H = High = Haut = 1
X = Indifférent (quel que
soit la valeur, soit 0 ou 1)
8

1. Décodeur

d. Décodeur 3 vers 8 :

Table de Vérité :
9

2. Multiplexeur :

Un circuit numérique combinatoire qui a :


 n entrées d’adresse,
 N entrées de données N = 2n,
 Une seule sortie.

Le principe de fonctionnement de multiplexeur consiste à sélectionner une entrée de


donnée pour la transmettre à la sortie.
10

2. Multiplexeur :

a. Multiplexeur (MUX) élémentaire :


N = 1 entrée d’adresse, N = 2 entrées de données

b. MUX à 4 entrées de données :


• n = 2 entrées d’adresse, N = 4 entrées de données

Table de vérité :

MUX est validé lorsque V = 1 (actif à l’état haut)


11

2. Multiplexeur :

b. MUX à 4 entrées de données :


n = 2 entrées d’adresse, N = 4 entrées de données

L’expression logique :

Logigramme :
12

2. Multiplexeur :

c. MUX à 8 entrées de données :


n = 3 entrées d’adresse, N = 8 entrées de données

Table de vérité :
13

3. Démultiplexeur :

C’est un circuit combinatoire qui a :


 Une seule entrée de donnée (D)
 n entrées d’adresse
 N = 2n sorties

a. DMUX élémentaire :
n = 1 entrée d’adresse, N = 2n sorties

L’entrée de donnée (formé par un seul bit) est transféré vers les sorties grâce à la sélection
faite par les bits d’adresse.
14

3. Démultiplexeur :

b. DMUX à 8 sorties :
n = 3 entrées d’adresse et N = 23 sorties

Logigramme :
15

3. Démultiplexeur :

b. DMUX à 8 sorties :
n = 3 entrées d’adresse et N = 23 sorties

Table de vérité :

Vous aimerez peut-être aussi