Vous êtes sur la page 1sur 28

Systèmes embarqués

Chapitre 1 : Introduction

ESTI 2013/2014 - Aimen Bouchhima 1


Rappel : conception logique
+3.3V
p-type source A ~A
A p-type n-type ~A
gate drain 74HC04
0 V active off +3.3V
+3.3V off active 0V A n-type
~A
A ~A
drain
0 1
gate source
1 0

Digital "0" Illegal "1"


 AND, OR, NOT
 Bascules
Analog 0 1.3 2.0 5V  Registeres

2
Définition : système embarqué
Les systèmes embarqués (SE) sont des systèmes
de traitement d'information enfouis dans des
produit plus large[Peter Marwedel]
Interface
Homme/machine Embedded system
Environnement

Microcontroller LM3S or LM4F Electrical,


mechanical,
Processor chemical,
Système I/O Ports or
RAM optical
embarqué devices
ROM DAC Analog
Bus ADC signals

Capteur/actionneur

ESTI 2013/2014 - Aimen Bouchhima 3


Exemples
● Téléphone cellulaire.
● Imprimante.
● Automobile
● Aviation: Contrôle de vol , navigation, com...
● Télévision numérique (HDTV, SmartTV).
● Domotique.
● Systèmes médicaux
● Robotique
● Systèmes militaires
ESTI 2013/2014 - Aimen Bouchhima 4
Automobile : 100 processeurs

ESTI 2013/2014 - Aimen Bouchhima 5


Les PC ne sont pas des SE
● Les PCs (mais aussi les serveurs et les
super-calculateurs) sont des systèmes à usage
général (General Purpose Computing)
● Différences essentielles (Communes aux SE) :
– SE: Application fixe : connue à la conception
– GP : Ensemble large d'applications inconnues à la
conception du système (programmées par les
utilisateurs du système )
● Différences supplémentaires
– Réactivité, Temps réel, Basse consommation, Faible
coût, fiabilité, robustesse (tolérances aux fautes) ...
ESTI 2013/2014 - Aimen Bouchhima 6
Temps réel
● Temps réel ne signifie pas rapide mais plutôt
respecter des contraintes temporelles
● Un système temps réel doit réagir à des stimulus
venant des objet contrôlés dans un intervalle de temps
dicté par l'environnement.

execute
t


Un système temps réel est dit dur (hard real time), si le non
respect de la contrainte peut engendrer une catastrophe.

Dans le cas contraire, le système est dit temps réel mou
(soft real time).
ESTI 2013/2014 - Aimen Bouchhima 7
Basse consommation
● La durée de vie de la batterie est un facteur
important pour les systèmes opérant sur batterie
● Durée de vie de la batterie : dépend de la
consommation d'énergie du système
● Capacité batterie exprimée en Joules
– 720 Joules/gramme pour les batteries Lithium-Ion
– 1 instruction processeur nécessite ~1nJ
⇒ ~1 milliard d'instructions exécutées consomment ~1mg

ESTI 2013/2014 - Aimen Bouchhima 8


Puissance Vs Énergie

Peak A
Énergie
Peak B comme
Puissance intégrale de
la
puissance

Temps

 Le système A a un pic de puissance plus élevé, mais consomme moins


d'énergie
 Le système B a un pic de puissance mois élevé, mais consomme plus d'énergie

ESTI 2013/2014 - Aimen Bouchhima 9 9


Dissipation de puissance dans les
circuits CMOS Courant de
court circuit

CL Courant de fuite
Chargement
Courant de fuite Courant de fuite
capacité

Facteurs de dissipation de puissance


 Dissipation dynamique (puissance active)
– Chargement de la capacité parasite (~85% de la puissance active)
» Energie = 1/2 CV2 par transition
 Courant de court circuit (~10% de la puissance active) : les deux
transistors sont passants pendant une transition
 Dissipation statique
 Courant de fuite : de plus en plus important avec la réduction des
dimensions du transistor

ESTI 2013/2014 - Aimen Bouchhima 10 10


Réduction de la puissance active
Puissance ∼ Activité * 1/2 CV2 * Fréquence
Energie = Temps * Puissance
Energie ∼ Cycles * Activité * ½ CV2
V ∼ Fréquence (?)
 Réduire l'activité
 Réduire la capacité parasite C
 Réduire le voltage V (Contribution la plus importante)

ESTI 2013/2014 - Aimen Bouchhima 11 11


Coût réduit
● La plupart des SE sont sensitifs au coût
● Coût unitaire = NR / N + R
– NR : Coût non récurrent
– R : Coût récurrent
– N nombre d'unités vendues
● Le temps c'est de l'argent : Time-to-market
– Le temps de conception a un effet double :
● Coût non récurrent (homme/année)
● La part du marché

ESTI 2013/2014 - Aimen Bouchhima 12


Loi de Moore
● Loi empirique : La capacité d'intégration (nombre de
transistor par unité de surface) double chaque 18 mois
● VLSI (Very large scale intégration)
● Conséquence :
– les composants discrets qui était connectés sur une carte
PCB (Printed circuit board) sont intégrés sur une même puce
– On parle de SoC (system on chip)

5mm
ESTI 2013/2014 - Aimen Bouchhima 13
Gap technologie/Conception

Le processus
technologique autorise
un accroissement de la
L'efficacité des
complexité de 59% par
concepteurs
an (Loi de MOORE)
n'augmente "que
de" 25% par an

14
14
Besoin d’un flot de conception des SoC

15
15
Alternatives d'implémentations
Spécification de Contraintes de
l'application conception/réalisation
(cahier des charges)
Contraintes temporelles
Flot et Surface
Outils de Consommation
conception Sécurité de fonctionnement
TTM
Prix
Implémentation …….

Cible logicielle Cible matérielle


Ex : GPP, DSP, ASIP Ex : FPGA, ASIC
Cible mixte
Ex : SoC
16
Cible logicielle

Ce sont des cibles programmables, c’est-à-dire où on peut modifier


l’application juste en modifiant le code (sans toucher à l'architecture)
Les processeurs généralistes (GPP : General Purpose Processor)
●ARM, MIPS, PowerPC, SH4, Intel
● Jeu d'instruction :RISC / CISC

● Architecture : Harvard / Von Neumann

Les DSP (Digital Signal Processing)


● Processeurs dédiés et optimisés pour le traitement numérique du signal
(filtrage, extraction de signaux, etc.).
●Exemple : Texas Instrument C6x
Les ASIP : (Application specific processors)
● Processeurs optimisés pour une certaine application

● Générés automatiquement par les outils de compilation

● Exemple : Tensilica

17
17
Cible matérielle

Ce sont des cibles fixes conçues (avec des langages de


description du matériel tels que VHDL) pour réaliser des tâches
bien déterminées
Deux familles :
Les ASIC : « Application specific integrated circuits »
● ASIC « Full custom »
– Conception au niveau transistor
– Effort de conception très important mais performances maximales
● ASIC « Standert cell » ou semi-custom
–Utilise des librairies de cellules primitives (AND, OR,
registres, SRAM...)
– Effort de conception réduit, performances souvent proches du
full-custom
Les circuits reconfigurables
• PLA, CPLD, FPGA
18
18
FPGA : Field Programmable Gate Arrays
Arrangement Matriciel de
blocs logiques avec
configuration des :
Interconnexions entre les blocs
logiques,
La fonction de chaque bloc
• CLB: Configurable Logic Bloc
• Élément clé : LUT (lookup table)

19
19
FPGA vs ASIC

ASIC
Caractéristiques FPGA
Semi custom Full custom
Densité Faible Moyenne Grande
Flexibilité Grande Moyenne Faible
Analogique Non Oui Oui
Rapidité Faible Bonne Très bonne
Temps de conception Très petit Moyen Grand
Coût de conception Très petit Moyen Très grand
Utilisation des outils Simple Complexe Très complexe
Volume de production Petit Grand Grand

20
20
Exemple : FFT

Cible purement logicielle

21
21
Exemple : FFT

Cible purement matérielle

22
22
Exemple : FFT

Cible mixte : SoC

23
23
Architecture d'un SoC

On chip HW Programmable
GPP DSP
RAM Accelerator Logic

On chip communication

Memory
I/O I/O I/O I/O I/O I/O
Controller

ESTI 2013/2014 - Aimen Bouchhima 24


Exemple : Appareil photos numérique

Cible Logiciel Cible Matériel

Digital camera chip


CCD

CCD preprocessor Pixel coprocessor D2A


A2D

lens

JPEG codec Microcontroller Multiplier/Accum

DMA controller Display ctrl

Memory controller ISA bus interface UART LCD ctrl

25
25
Les microcontrôleurs
● Cas particulier (simple) de SoC
– Construit autour d'un Processeur GPP et quelques
périphériques
– Convient pour des petites/moyennes applications
● Performances limitées
● Basse consommation
● Exemple
– STM32 de ST microelectronic

26
Constructeurs de SoC
● Les intégrateurs classiques :
– ST microelectronics, Texas Instrument, Freescale,
Marvell, NXP(Philips), Infineon (Siemens), Exynos
(Samsung)...
● A base de circuit reconfigurable
– Xilinx (architecture Zynq)
– Altera

27
Flot de conception des SoC

Le flot de conception couvre plusieurs étapes :


Spécifications : liste des fonctionnalités du système de façon
abstraite
Partitionnement : partage logiciel/matériel
Mapping/Synthèse : synthèse matérielle et compilation logicielle
Intégration : rassemblement des différents modules
Tests d’intégration : vérification du comportement

28
28

Vous aimerez peut-être aussi