CHAPITRE VI : EXAMENS ET SOLUTIONS

VI-1 EXAMENS  :

VI-1-1 LES CIRCUITS COMBINATOIRES ET SEQUENTIELS TRANSFERT INTER

REGISTRES

Exercice N° 1  :

Faire étude d’un décodeur 3x8 .

1) Exprimer les équations logiques des sorties Y7 ,Y6 ..... Y0 en fonction des entrées x , y , z et de
l’entrée de validation E2 .
2) Sachant que les sorties d’un décodeur 2x4 sont : S0 = E1 (y’z’) S2 = E1(y’z)
S2 = E1(yz’) S3 = E1(yz)
Réfléchir aune méthode pour réaliser le décodeur 3x8 à partir de 02 décodeurs 2x4. Pour cela les
sorties Y0 , ... Y3 seront réalisées par le 1er DCD 2x4 ,alors que les sorties Y4 , ... Y7 seront
réalisées par le second DCD 2x4 .
a) Trouver les relations entre ( E2 ,x ,y ,z) et (E1 ,y ,z)
b) Donner le schéma logique

Exercice N° 2 :

Faire l’étude et la conception d’un registre à 03 bits ayant la possibilité de réaliser le décalage
arithmétique droit ( DAD ) à l’aide de bascules JK .

1) Dresser la table de transition des états

 DAD A3 A 2 A 1 A3+ A2+ A1 + J3 K3 J2 K2 J1 K1

2) Dresser les tables de karnaugh des Ji et Ki en fonction des variables d’entrées et donner leurs
équations logiques.
3) Donner le logigramme du circuit du registre.

Exercice N° 3 :

CO
P CI Etat du registre P
0 x Sauvegarde T T T
CI
1 0 Complément à 2
1 1 Complément à 1

Réaliser un registre à 03 bits ayant les possibilités de complément à 2 ou à 1 selon l’état des entrées de contrôles
P et CI et ceci en utilisant des bascules T la table de fonctionnement et le schéma bloc du registre sont données
ci dessous :
CO est une sortie indiquant si l’une des lignes CI , A2 , A1 ou A0 est au niveau haut.

1) Faire l’étude complète du registre à 03 bits , en

déduire les équations de T2 , T1 , T0 et CO
2) A partir des équations trouvées en 1) , en déduire
celle de T3 qui sera l’entrée de la bascule jouant
le rôle du 4ieme bit, quelle est alors la nouvelle
équation de CO.
3) Donner le logigramme du registre à 04 bits
 CI A2 A1 A0 CO
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1

1 1 1 1 1

Exercice N° 4 :
On désire réaliser la macro opération suivante avec des registres parallèles de 04 bits ,sachant que l’on
dispose d’un additionneur parallèle de 04 bits :

P : C A-B (1)

1) Décomposer cette macro opération en une séquence de plusieurs micro opérations ( 04 )

2) Définir les fonctions de chacun des registres A , B et C
3) Faire l’étude des registres A ,B et C ( si une fonction est commune à plusieurs registres , il est
demandé de réaliser une seule étude seulement )
4) Donner les logigrammes

Unité Registre B Registre A

De

Contrôle
E1 E2
Somme

Registre C
5) Donner le schéma de câblage du circuit réalisant la macro opération (1) , ne pas détailler l’unité de
contrôle il suffit de la considérée comme un bloc délivrant les signaux T0 ,T1,T2, et T3

VI-1-2 ORGANISATION DE L UNITE CENTRALE  :

Exercice N° 5 :

On dispose d’un ensembles de 07 registres sources de 16 bits et de 3 registres destinations de 16 bits .

1) Quel est le nombres de lignes mise en jeu en sortie des registres sources
2) Quel est le nombres de lignes mise en jeu en entrée des registres destinations
3) On désire réaliser 02 BUS sources A et B et un BUS destination C
a) Quel est le nombre de lignes en sortie des BUS A , B et C
b) Citer le nombre de MUX et la fonction de chacun d’eux pour les bus A et B ,donner le
fonction du décodeur mise en jeu
c) Donner le logigramme du BUS A en montrant les registres sources ( 1 ,2 et 7)
d) Donner le logigramme du BUS C en montrant tous les registres destinations

Exercice N° 6 :

On désire réaliser l’unité de traitement du processeur de base, celle ci sera construite autour d’un
registre accumulateur AC et d’une UAL selon le schéma bloc ci dessous. Le fonctionnement de cette
unité est régit par une logique de contrôle.

MDR

Load AC
RAZ

Fonctions
Logique de
Ci+ S1 de
contrôle
UAL S0 contrôles
C0

Cette unité aura pour objectif la réalisation de toutes les opérations arithmétiques et logiques à travers
l’UAL et le registre AC. Pour arriver à cela , il faudra concevoir les circuits de la logique de contrôle et
celui de l’UAL.

I Etude et conception de l’UAL

1) A partir du guide de référence des cycles et instructions du PB en annexe BI, classer tous les micro
opérations arithmétiques et logiques qui affectent AC dans 02 groupes distincts ( Sans tenir compte
des opérations de décalage ).
2) Toutes ces micro opérations seront réalisées par l’UAL sauf la RAZ de AC, qui sera réalisée par le
registre AC lui même.
A partir de la table des opérations de l’UAL donnée ci dessous :

S1 S0 E1 E2 Ci Sortie UAL = Fi Fonction

0 0 Ai 0 0 Fi = Ai Transfert
0 0 Ai 0 1 Fi = Ai+1 Incrémentation
0 1 Ai Bi 0 Fi = Ai+Bi Addition
0 1 Ai Bi 1 Fi = Ai+Bi+1 Addition avec incrémentation
1 0 Ai Bi x Fi = Ai Complémentation à 1
1 0 Ai Bi x Fi = Ai  Bi And logique

a) Réaliser l’unité arithmétique à partir d’un additionneur, pour cela donner les équations logiques de
E1 et E2
b) Réaliser l’unité logique à partir d’un MUX 1*2, donner l’équation de l’entrée de sélection Sel
c) Donner le schéma logique de l’UAL pour 02 opérandes à 01 bit en utilisant a) et b)
d) En déduire le schéma bloc de l’UAL pour 02 opérandes à 04 bits

II Etude et conception de la logique de contrôle

1) Etablir la table de vérité de la logique de contrôle permettant de calculer les équations des entrées
de selection de l’UAL à partir des fonctions de contrôle trouvées en I) 1) .

a) Tirer S1 , S0 et Ci de l’UAL en fonction de Fx ,Fy et Fz

b) Tirer Les équations des entrées de contrôle Load et RAZ de l’accumulateur AC

Fx Fy Fz S1 S0 Ci Load RAZ

2) Donner le schéma logique de l’unité de traitement

VI-1 SOLUTIONS  :
Exercice N° 3
1°) La table de transitions des états du registre est donnée ci dessous ainsi que les tables de karnaugh de
T2, T1 et T0
 P CI A2 A1 A0 A2+ A1+ A0+ T2 T1 T0 CO

1 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1 1 0 1
1 0 0 1 0 1 1 0 1 0 0 1
1 0 0 1 1 1 0 1 1 1 0 1
1 0 1 0 0 1 0 0 0 0 0 1
1 0 1 0 1 0 1 1 1 1 0 1
1 0 1 1 0 0 1 0 1 0 0 1
1 0 1 1 1 0 0 1 1 1 0 1
1 1 0 0 0 1 1 1 1 1 1 1
1 1 0 0 1 1 1 0 1 1 1 1
1 1 0 1 0 1 0 1 1 1 1 1
1 1 0 1 1 1 0 0 1 1 1 1
1 1 1 0 0 0 1 1 1 1 1 1
1 1 1 0 1 0 1 0 1 1 1 1
1 1 1 1 0 0 0 1 1 1 1 1
1 1 1 1 1 0 0 0 1 1 1 1

CIA2 \A1A0 00 01 11 10 CIA2 \A1A0 00 01 11 10 CIA2 \A1A0 00 01 11 10

00 0 1 1 1 00 0 1 1 0 00 0 1 1 0
01 0 1 1 1 01 0 1 1 0 01 0 1 1 0
11 1 1 1 1 11 1 1 1 1 11 1 1 1 1
10 1 1 1 1 10 1 1 1 1 10 1 1 1 1

T2 = PCI + P A0 + P A1 T1 = PCI + P A0 T0 = PCI

Dans la table de transitions des états on n’a pas considérés les 16 cas ou P = 0 car le registre

sauvegarde son état, dans ce cas toutes les entrees des bascules T valent zero Ti = 0

Pour CO on trouve la relation suivante :

CO = CI + A0 + A1 + A2

2°) D’après les équations trouvées en 1) on peut déduire ce qui suit :

T1 = T0 + P A0 et T2 = T1 + P A1

A partir de là on peut tirer l’équation de T3 , On obtient alors T3 = T2 + P A2 = P ( CI + A0 + A1 + A2 )

Et CO = CI + A0 + A1 + A2 + A3
3°)

Q Q Q Q
   
T3 T2 T1 T0
CO

H
CO
P H

CI CO P

CI

4°)
Exercice N° 6 :

Exercice N° 6 :

I Etude et conception de l’UAL

I-1) On commence par recenser toutes les micro opérations affectant le contenu du registre AC , et
ensuite on les réparties dans 02 groupes distincts :

Groupe des micro opérations Groupe des micro opérations

arithmétiques logiques

X = F16 + F19  : AC AC + MDR F12  : AC AC  MDR

F37  : AC AC + 1 F33  : AC AC
Z = F18 + F31  : AC 0
I-2) On dresse la table des fonctions de l’UAL

S1 S0 E1 E2 Ci Sortie UAL = Fi

0 0 Ai 0 0 FAi = Ai Opérations
0 0 Ai 0 1 FAi = Ai+1 Arithmétiques
0 1 Ai Bi 0 FAi = Ai+Bi
0 1 Ai Bi 1 FAi = Ai+Bi+1

1 0 Ai 0 x FLi = Ai Opérations
1 1 Ai Bi x FLi = Ai  Bi logiques

a) A partir de la table de fonctions de l’UAL on peut déduire :

E1 = Ai et E2 = f (S1,S0, Bi) on établit alors la table de vérité de E2

S1 S0 Bi E2
0 0 0 0 S1\S0Bi 00 01 11 10
0 0 1 0
0 1 0 0 0 0 0 1 0
0 1 1 1 1 0 0 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

E2 = S0Bi
Le circuit de l’unité arithmétique pour 02 opérandes à 01 bit est donné ci dessous :

U A

E1 E2

Ci+ Additionneur complet

CO Ci Ci


FAi

b) Le circuit de l’unité logique pour 02 opérandes à 01 bit est donné ci dessous :

UL
c) Le circuit de l’unité artithmétiques et logique pour 02 opérandes à 01 bit est donné ci dessous :

1 0
MUX 1 * 2
S0 S0 Sel Sortie

FLi

FL
 Ai Bi

S0

S1
U A U L
Ci+

Ci

UAL
FAi FLi
Sel
MUX 1 * 2

Fi

Pour avoir une UAL à n bits , il suffit de mettre en cascade n blocs comme cela a ete fait dans la
réponse I-a pour l’unité arithmétique. Il reste maintenant à concevoir la logique de contrôle permettant
de commander l’UAL pour réaliser les opérations selon les fonctions de controles.

d) Le circuit de l’unité arithmétique et logique pour 02 opérandes à 04 bits est donné ci dessous :
 A3 B3 A2 B2 A1 B1 A0 B0

C3 UAL UAL UAL UAL

C0

S0
S1

F3 F2 F1 F0

II Etude et conception de la logique de contrôle  :

1) On pose X = F16 + F19 et Z = F18 + F31  on aboutit alors à la table de vérité suivante
 Fonctions S1 X
De L’UAL S0 F37
C0 Logique de F12
F33
controle Z

Chargement de AC
Load
Remise à zéro de AC
AC RAZ

a) Calcul des entrées de selection des fonctions de l’UAL

 X F37 F12 F33 S1 S0 C0 Load
XF37 \F12F33 00 01 11 10
0 0 0 0 x x x 0 00 x 1 x 1
0 0 0 1 1 0 x 1 01 0 x x x
0 0 1 0 1 1 x 0 11 x x x x
0 0 1 1 x x x x 10 0 x x x
0 1 0 0 0 0 1 1
0 1 0 1 x x x x
0 1 1 0 x x x x
0 1 1 1 x x x x
1 0 0 0 0 1 0 1
1 0 0 1 x x x x
1 0 1 0 x x x x
S1 = F12 + F33
1 0 1 1 x x x x
1 1 0 0 x x x x
1 1 0 1 x x x x
1 1 1 0 x x x x
1 1 1 1 x x x x

XF37 \F12F33 00 01 11 10 XF37 \F12F33 00 01 11 10

00 x x x x 00 x 0 x 1
01 1 x x x 01 0 x x x
11 x x x x 11 x x x x
10 0 x x x 10 1 x x x

C0 = F37 S0 = X + F12

b) Calcul de l’entrée de chargement du registre AC

XF37 \F12F33 00 01 11 10
00 0 1 x 1
01 1 x x x Load = X + F12 + F37 + F33
11 x x x x
10 1 x x x

Calcul de l’entrée de Remise à zéro du registre AC

RAZ = Z

2) Le circuit de l’unité de traitement pour 02 opérandes à 04 bits est donné ci dessous :

 MDR

Raz
AC
Load
 UAL

VI-1 SOLUTIONS  :
Exercice N° 3 :

1°) La table de transitions des états du registre est donnée ci dessous ainsi que les tables de karnaugh de
T2, T1 et T0
 P CI A2 A1 A0 A2+ A1+ A0+ T2 T1 T0 CO

1 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1 1 0 1
1 0 0 1 0 1 1 0 1 0 0 1
1 0 0 1 1 1 0 1 1 1 0 1
1 0 1 0 0 1 0 0 0 0 0 1
1 0 1 0 1 0 1 1 1 1 0 1
1 0 1 1 0 0 1 0 1 0 0 1
1 0 1 1 1 0 0 1 1 1 0 1
1 1 0 0 0 1 1 1 1 1 1 1
1 1 0 0 1 1 1 0 1 1 1 1
1 1 0 1 0 1 0 1 1 1 1 1
1 1 0 1 1 1 0 0 1 1 1 1
1 1 1 0 0 0 1 1 1 1 1 1
1 1 1 0 1 0 1 0 1 1 1 1
1 1 1 1 0 0 0 1 1 1 1 1
1 1 1 1 1 0 0 0 1 1 1 1

CIA2 \A1A0 00 01 11 10 CIA2 \A1A0 00 01 11 10 CIA2 \A1A0 00 01 11 10

00 0 1 1 1 00 0 1 1 0 00 0 1 1 0
01 0 1 1 1 01 0 1 1 0 01 0 1 1 0
11 1 1 1 1 11 1 1 1 1 11 1 1 1 1
10 1 1 1 1 10 1 1 1 1 10 1 1 1 1

T2 = PCI + P A0 + P A1 T1 = PCI + P A0 T0 = PCI

Dans la table de transitions des états on n’a pas considérés les 16 cas ou P = 0 car le registre
sauvegarde son état Ti = 0

Pour CO on trouve la relation suivante :

CO = CI + A0 + A1 + A2

2°) D’après les équations trouvées en 1) on peut déduire ce qui suit :

T1 = T0 + P A0 et T2 = T1 + P A1

A partir de la on peut tirer l’équation de T3 T3 = T2 + P A2 = P ( CI + A0 + A1 + A2 )

Et CO = CI + A0 + A1 + A2 + A3
3°)

Q Q Q Q
   
T3 T2 T1 T0
CO

H
CO
P H

CI CO P

CI

4°)
Exercice N° 6 :

I Etude et conception de l’UAL

I-1) On commence par recenser toutes les micro opérations affectant le contenu du registre AC , et
ensuite on les réparties dans 02 groupes distincts :

Groupe des micro opérations Groupe des micro opérations

arithmétiques logiques

X = F16 + F19  : AC AC + MDR F12  : AC AC  MDR

F37  : AC AC + 1 F33  : AC AC
Z = F18 + F31  : AC 0
I-2) On dresse la table des fonctions de l’UAL

S1 S0 E1 E2 Ci Sortie UAL = Fi

0 0 Ai 0 0 FAi = Ai Opérations
0 0 Ai 0 1 FAi = Ai+1 Arithmétiques
0 1 Ai Bi 0 FAi = Ai+Bi
0 1 Ai Bi 1 FAi = Ai+Bi+1

1 0 Ai 0 x FLi = Ai Opérations
1 1 Ai Bi x FLi = Ai  Bi logiques

d) A partir de la table de fonctions de l’UAL on peut déduire :

E1 = Ai et E2 = f (S1,S0, Bi) on établit alors la table de vérité de E2

S1 S0 Bi E2
0 0 0 0 S1\S0Bi 00 01 11 10
0 0 1 0
0 1 0 0 0 0 0 1 0
0 1 1 1 1 0 0 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

E2 = S0Bi
Le circuit de l’unité arithmétique pour 02 opérandes à 01 bit est donné ci dessous :

U A

E1 E2

Ci+ Additionneur complet

CO Ci Ci


FAi

e) Le circuit de l’unité logique pour 02 opérandes à 01 bit est donné ci dessous :

UL
f) Le circuit de l’unité artithmétiques et logique pour 02 opérandes à 01 bit est donné ci dessous :

2 0
MUX 1 * 2
S0 S0 Sel Sortie

FLi

FL
 Ai Bi

S0

S1
U A U L
Ci+

Ci

UAL
FAi FLi
Sel
MUX 1 * 2

Fi

Pour avoir une UAL à n bits , il suffit de mettre en cascade n blocs comme cela a ete fait dans la
réponse I-a pour l’unité arithmétique. Il reste maintenant à concevoir la logique de contrôle permettant
de commander l’UAL pour réaliser les opérations selon les fonctions de controles.

d) Le circuit de l’unité arithmétique et logique pour 02 opérandes à 04 bits est donné ci dessous :
 A3 B3 A2 B2 A1 B1 A0 B0

C3 UAL UAL UAL UAL

C0

S0
S1

F3 F2 F1 F0

II Etude et conception de la logique de contrôle  :

1) On pose X = F16 + F19 et Z = F18 + F31  on aboutit alors à la table de vérité suivante
 Fonctions S1 X
De L’UAL S0 F37
C0 Logique de F12
F33
controle Z

Chargement de AC
Load
Remise à zéro de AC
AC RAZ

b) Calcul des entrées de selection des fonctions de l’UAL

 X F37 F12 F33 S1 S0 C0 Load
XF37 \F12F33 00 01 11 10
0 0 0 0 x x x 0 00 x 1 x 1
0 0 0 1 1 0 x 1 01 0 x x x
0 0 1 0 1 1 x 0 11 x x x x
0 0 1 1 x x x x 10 0 x x x
0 1 0 0 0 0 1 1
0 1 0 1 x x x x
0 1 1 0 x x x x
0 1 1 1 x x x x
1 0 0 0 0 1 0 1
1 0 0 1 x x x x
1 0 1 0 x x x x
S1 = F12 + F33
1 0 1 1 x x x x
1 1 0 0 x x x x
1 1 0 1 x x x x
1 1 1 0 x x x x
1 1 1 1 x x x x

XF37 \F12F33 00 01 11 10 XF37 \F12F33 00 01 11 10

00 x x x x 00 x 0 x 1
01 1 x x x 01 0 x x x
11 x x x x 11 x x x x
10 0 x x x 10 1 x x x

C0 = F37 S0 = X + F12

b) Calcul de l’entrée de chargement du registre AC

XF37 \F12F33 00 01 11 10
00 0 1 x 1
01 1 x x x Load = X + F12 + F37 + F33
11 x x x x
10 1 x x x

Calcul de l’entrée de Remise à zéro du registre AC

RAZ = Z

2) Le circuit de l’unité de traitement pour 02 opérandes à 04 bits est donné ci dessous :

 MDR

Raz
AC
Load
UAL