ed

am
oh
Algèbre boolèenne et simplification
logique
M
d
ou
A
El
ur
so
as
M
 ed
3 Algèbre booléenne et simplification logique

am
oh
En 1854, George Boole philosophe et mathématicien Anglais a publié un ouvrage 3.1 Opérations et expressions
intitulé An Investigation of the Laws of Thought les raisonnement logiques, sur booléennes : . . . . . . . . . . 30

M
lequel sont fondées les théories mathématiques de la logique et des probabilités. 3.2 Fonctions logiques élémen-
C’est dans cette publication qu’une «algèbre logique», connue aujourd’hui sous taires . . . . . . . . . . . . . . . 31
3.3 Lois et règles de l’algèbre
le nom d’algèbre booléenne, a été formulée. L’algèbre booléenne est un moyen
booléenne . . . . . . . . . . . . 31
pratique et systématique d’exprimer et d’analyser le fonctionnement des circuits
d
Lois de l’algèbre
logiques. Claude Shannon a été le premier à appliquer les travaux de Boole à booléenne . . . . . . . . . . . . 32
l’analyse et à la conception de circuits logiques. En 1938, Shannon a écrit une thèse
ou
Règles de l’algèbre
au MIT intitulée "A Symbolic Analysis of Relay and Switching Circuits". booléenne . . . . . . . . . . . . 32
Théorèmes de DeMorgan 32
Ce chapitre couvre les lois, les règles et les théorèmes de l’algèbre de Boole et
3.4 Formes standard
leur application aux circuits numériques. Vous apprendrez à définir un circuit
A

d’expressions booléennes . . 32
donné avec une expression booléenne, puis à évaluer son fonctionnement. Vous Le formulaire Somme des
apprendrez également à simplifier les circuits logiques à l’aide des méthodes de produits (SOP) disjonctive . 33
l’algèbre booléenne et des cartes de Karnaugh.
El

Le formulaire de produit des

sommes (POS) conjonctive . 33
Formes numériques . . . 33
3.1 Opérations et expressions booléennes : Expressions booléennes et ta-
ur

bles de vérité . . . . . . . . . . 34
3.5 Simplification des fonctions
L’algèbre booléenne est la mathématique de la logique numérique. Une connais- logiques . . . . . . . . . . . . . 34
sance de base de l’algèbre de Boole est indispensable à l’étude et à l’analyse Méthode algébrique . . . 34
so

des circuits logiques. Dans le dernier chapitre, les opérations et expressions Méthode graphique, carte de
booléennes en termes de leur relation avec les portes NOT, AND, OR, NAND et Karnaugh . . . . . . . . . . . . 35
NOR ont été introduites.
as

Une variable logique est une grandeur, représenté par un symbole (généralement
une lettre ou signe) utilisé pour représenter une action, une condition ou des
M

données. Toute variable unique ne peut avoir qu’une valeur 1 ou 0.

Les états logiques seront représentés par leur nombres 0 et 1.
Table 3.1: Table de vérité d’une fonction OU
Une fonction logique est représenté par des groupes de variables reliés par des de deux variables
opérateurs logiques. il existe trois opérateurs logiques élémentaires, ET, OU et
NON. Une fonction logique, tout comme les variables logiques, ne peut prendre B A 𝑓 (𝐴, 𝐵)
que deux valeurs 0 ou 1. 0 0 0
Une table de vérité est une manière courante de présenter, dans un format concis, 0 1 1
le fonctionnement logique d’un circuit. Toutes les expressions booléennes standard 1 0 1
peuvent être facilement converties au format de table de vérité en utilisant des 1 1 1
valeurs binaires pour chaque terme de l’expression. La table de vérité est un
tableau de n+1 colonnes et 2𝑛 lignes. Chaque ligne est representative d’une
combinaison des variables parmi les 2𝑛 possibles (n colonnes), table 3.1. Une
 3 Algèbre booléenne et simplification logique 31

dernière colonne est réservée à la valeur de la fonction pour la combinaison des

variables correspondante.
Quand on étudie un système logique, il est nécessaire de preciser la convention
logique que l’on adopte et de ne pas en changer au cours du raisonnement.
Par exemple, dans un système commande par une tension pouvant prendre deux
valeurs possibles (0V, +5V) il est possible de choisir le niveau logique comme
l’indique la table 3.2, on parle dans ce cas de logique positive. en permutant les
valeurs des niveaux logiques, la convention est appelée logique négative comme
indiqué en table 3.3.

ed
Table 3.2: Logique positive
La nature des phénomènes physiques à deux états doit aussi être convertie
en niveau logique. Il faut encore faire des conventions pour définir l’états des Tension Niveau logique

am
systèmes :
0V LOW 0
Lampe allumée Niveau logique 1 +5V HIGH 1
Lampe éteinte Niveau logique 0
Table 3.3: Logique négative

oh
3.2 Fonctions logiques élémentaires Tension Niveau logique
0V LOW 0

M
Trois fonctions élémentaires suffisent pour définir une algèbre de Boole : la +5V HIGH 1
fonction complément ou NON, la fonction ET logique et la fonction OU logique.
Fonction NON ou NO
d
C’est une fonction d’une variable qui se note par le symbole (barre) sur la variable.
Par exemple, le complément de la variable A est 𝐴. Le complément de la variable
ou

A est lu comme «non A» ou «A bar», la table de vérité de la fonction est indique

par la table 3.4.
Table 3.4: Table de vérité fonction NO
A

Fonction ET ou AND
Cette fonction est équivalente à l’intersection en théorie des ensembles. elle met en A 𝑓 (𝐴) = 𝐴
evidence la notion de simultanéité de deux ou plusieurs événement. En langage 0 1
El

logique, la fonction ET de deux ou plusieurs variables prend la valeur 1 si toutes

1 0
les variables sont simultanément égales à 1, ce qui donne la table de vérité suivante
table 3.5.
ur

Table 3.5: Table de vérité fonction AND

Fonction ET ou AND
B A 𝑓 (𝐴, 𝐵) = 𝐴.𝐵
Cette fonction est réunion réunion écomplémentquivalente à la réunion en théorie
0 0 0
so

des ensembles. en langage logique, la fonction OR de deux ou plusieurs variables

prend la valeur 1 si au moins une des variables est égale à 1, ce qui donne la table 0 1 0
de vérité suivante table 3.6. 1 0 0
as

1 1 1

Table 3.6: Table de vérité fonction OR

3.3 Lois et règles de l’algèbre booléenne
M

B A 𝑓 (𝐴, 𝐵) = 𝐴 + 𝐵
Comme dans d’autres domaines des mathématiques, il existe certaines règles 0 0 0
et lois bien développées qui doivent être suivies afin d’appliquer correctement 0 1 1
l’algèbre de Boole. Les plus importants d’entre eux sont présentés dans cette 1 0 1
section. 1 1 1
 3 Algèbre booléenne et simplification logique 32

Lois de l’algèbre booléenne

Les lois de base de l’algèbre booléenne - les lois commutatives pour l’addition et
la multiplication, les lois associatives pour l’addition et la multiplication et la loi
distributive - sont les mêmes que dans l’algèbre ordinaire. Chacune des lois est
illustrée par deux ou trois variables, mais le nombre de variables n’est pas limité
à cela.
𝐴+𝐵=𝐵+𝐴 𝐴𝐵 = 𝐵𝐴 Commutativité
𝐴 + (𝐵 + 𝐶) = (𝐴 + 𝐵) + 𝐶 𝐴(𝐵𝐶) = (𝐴𝐵)𝐶 Associativité
𝐴(𝐵 + 𝐶) = 𝐴𝐵 + 𝐴𝐶 𝐴 + (𝐵𝐶) = (𝐴 + 𝐵)(𝐴 + 𝐶)

ed
Double Distribitivité

Règles de l’algèbre booléenne

am
Le tableau 3.7 répertorie 12 règles de base utiles pour manipuler et simplifier les
expressions booléennes. Les règles 1 à 9 seront vues en fonction de leur application
aux portes logiques. Les règles 10 à 12 seront dérivées en termes de règles plus

oh
simples et de lois discutées précédemment.

Table 3.7: Règles basiques de l’algèbre boole

1. 𝐴 + 0 = 𝐴 7. 𝐴.0 = 0
2. 𝐴 + 1 = 1 8. 𝐴.1 = 𝐴

M
3. 𝐴 + 𝐴 = 𝐴 9. 𝐴.𝐴 = 𝐴
4. 𝐴 + 𝐴 = 1 10. 𝐴.𝐴 = 0
5. 𝐴 + 𝐴𝐵 = 𝐴 11. 𝐴 + 𝐴𝐵 = 𝐴 + 𝐵
d
6. 𝐴 = 𝐴 12. (𝐴 + 𝐵)(𝐴 + 𝐶) = 𝐴 + 𝐵𝐶
ou

Théorèmes de DeMorgan
A

DeMorgan, un mathématicien qui connaissait Boole, a proposé deux théorèmes

qui sont une partie importante de l’algèbre de Boole sont énoncé comme suit:
El

I Le complément d’un produit de variables est égal à la somme des complé-

ments des variables.
𝑋.𝑌 = 𝑋 + 𝑌
ur

I Le complément d’une somme de variables est égal au produit des complé-

ments des variables.
𝑋 + 𝑌 = 𝑋.𝑌
so

Ces propriétés se généralisent : le complément d’une expression quelconque

s’obtient en complémentant les variables et en permutant les opérateurs AND et
as

OR, soit :
𝑓 (𝑋𝑖 , ., +) = 𝑓 (𝑋𝑖 , +, .)
M

3.4 Formes standard d’expressions booléennes

Toutes les expressions booléennes, quelle que soit leur forme, peuvent être
converties en deux formes standard: la forme somme des produits ou la forme
produit des sommes. La standardisation rend l’évaluation, la simplification et
l’implémentation des expressions booléennes beaucoup plus systématiques et
plus faciles.
 3 Algèbre booléenne et simplification logique 33

Le formulaire Somme des produits (SOP) disjonctive

Un terme de produit a été défini, comme un terme composé du produit (multipli-

cation booléenne) de littéraux (variables ou leurs compléments). Lorsque deux
termes de produit ou plus sont additionnés par addition booléenne, l’expression
résultante est une somme de produits (SOP) forme disjonctive.
Quelques exemples sont :
𝐴𝐵 + 𝐴𝐵𝐶

ed
𝐴𝐵𝐶 + 𝐶𝐷𝐸 + 𝐵𝐶𝐷
𝐴𝐵 + 𝐴𝐵𝐶 + 𝐴𝐶

am
Le formulaire de produit des sommes (POS) conjonctive

Un terme somme a été défini auparavant comme un terme consistant en la somme

oh
(addition booléenne) de littéraux (variables ou leurs compléments). Lorsque deux
termes de somme ou plus sont multipliés, l’expression résultante est un produit
de sommes (POS).

M
Quelques exemples sont :
(𝐴 + 𝐵)(𝐴 + 𝐵 + 𝐶)
(𝐴 + 𝐵 + 𝐶)(𝐶 + 𝐷 + 𝐸)(𝐵 + 𝐶 + 𝐷)
d
(𝐴 + 𝐵)(𝐴 + 𝐵 + 𝐶)(𝐴 + 𝐶)
ou

Remarque :
Si une fonction n’est pas sous forme normale ou canonique, c’est-à-dire si au
moins l’une des variables ne figure pas dans un des termes, la fonction est dite
A

sous forme simplifiée.

Exemple:
El

𝑓 (𝐴, 𝐵, 𝐶) = 𝐴 𝐵 𝐶 + 𝐴𝐵 𝐶 + 𝐴 𝐵𝐶 + 𝐴𝐵𝐶 + 𝐴𝐵𝐶

ur

Formes numériques

Pour condenser l’écriture, il est possible de repérer une intersection de base (une
so

réunion) par un numero. ces numéros peuvent être par exemple l’equivalent
decimal du nombre binaire représenté par les variables.
as

Cette forme de representation des fonctions logiques très agréable est cependant
très dangereuse. Après avoir fait une conversion de poids binaire pour chaque
variable, il ne faut plus en changer.
M

Exemple : Soit la fonction :

𝑍(𝐴, 𝐵, 𝐶) = 𝐴 𝐵 𝐶 + 𝐴𝐵 𝐶 + 𝐴 𝐵𝐶 + 𝐴𝐵𝐶 + 𝐴𝐵𝐶

Par analogie à la premiere forme normale, cette fonction prenant la valeur 1 pour
les lignes 1, 2, 3, 5, 7. On écrit :

𝑍(𝐴, 𝐵, 𝐶) = <(1 , 2 , 3 , 5 , 7)

Le symbole < signifiant une réunion au sens de la théorie des ensembles.\[0.5em]

De meme, par rapport la seconde forme normale, on écrit :

𝑍(𝐴, 𝐵, 𝐶) = =(0 , 4 , 6)
 3 Algèbre booléenne et simplification logique 34

Le symbole = signifiant l’intersection au sens de la théorie des ensembles.

Expressions booléennes et tables de vérité

Table 3.8
Toutes les expressions booléennes standard peuvent être facilement converties au
format de table de vérité en utilisant des valeurs binaires pour chaque terme de Inputs Output
l’expression. La table de vérité est une manière courante de présenter, dans un
C B A X formule
format concis, le fonctionnement logique d’un circuit. En outre, les expressions
0 0 0 0
standard SOP ou POS peuvent être déterminées à partir d’une table de vérité.
𝐴 𝐵¯ 𝐶¯

ed
0 0 1 1
Vous trouverez des tables de vérité dans les fiches techniques et autres documents
0 1 0 0
relatifs au fonctionnement des circuits numériques. les deux tables 3.8 et 3.9
0 1 1 0
présentent les deux situation possibles.
1 0 0 1 𝐴¯ 𝐵𝐶
¯

am
1 0 1 0
1 1 0 0
3.5 Simplification des fonctions logiques 1 1 1 1 𝐴𝐵𝐶

oh
Afin d’utiliser le minimum de matériel, et donc de fabriquer un système à moindre Table 3.9
coût. Il faut simplifier les fonctions logiques à réaliser. pour cela il existe trois
Inputs Output
possibilités :

M
C B A X formule
I la méthode algébrique;
0 0 0 0 (𝐴 + 𝐵 + 𝐶)
I la méthode graphique utilisant table de Karnaugh;
0 0 1 1
I la methode programmable.
0 1 0 0 (𝐴 + 𝐵¯ + 𝐶)
d
Ces méthodes permettent d’obtenir une forme "minimale" d’une fonction logique. 0 1 1 0 (𝐴¯ + 𝐵¯ + 𝐶)
On appelle forme minimale d’une expression logique, l’expression sous forme 1 0 0 1
ou

réduite qui comporte : 1 0 1 0 (𝐴¯ + 𝐵 + 𝐶)

¯
1 1 0 0 ¯ ¯
(𝐴 + 𝐵 + 𝐶)
I le nombre minimal de termes;
1 1 1 1
I le nombre minimal de variables dans chaque terme.
A

Certaines fonction peuvent être exprimées par plusieurs expressions sous formes
minimales différentes. Ces expressions sont dites équivalentes.
El

Méthode algébrique
ur

Cette méthode consiste à appliquer les principes de l’algèbre de Boole. Certaines

identités sont souvent utilisées. Elles sont regroupées dans le tableau suivant
table 3.10 et 3.7.
so

Table 3.10: Règles basiques de simplification

1. 𝐴𝐵 + 𝐴𝐵 = 𝐵 4. (𝐴 + 𝐵).(𝐴 + 𝐵) = 𝐵
2. 𝐴 + 𝐴𝐵 = 𝐴 5. 𝐴.(𝐴 + 𝐵) = 𝐴
as

3. 𝐴 + 𝐴𝐵 = 𝐴 + 𝐵 6. 𝐴.(𝐴 + 𝐵) = 𝐴𝐵
M

Règles de simplification :
I Règle 1 :
On peut simplifier une fonction logique en regroupant des termes à l’aide
des identités vus précédemment tables ??.
Exemple:
𝐴𝐵𝐶 + 𝐴𝐵𝐶 +𝐴𝐵𝐶𝐷 ↓ d’après (1)
| {z }
AB +𝐴𝐵𝐶𝐷 ↓ mise en facteur de 𝐴
𝐴(𝐵 + 𝐵(𝐶𝐷)) ↓ d’après (3)
𝐴(𝐵 + 𝐶𝐷)
 3 Algèbre booléenne et simplification logique 35

I Règle 2 :
On peut ajouter un terme déjà existant à une expression logique.
Cette règle utilise le fait qu’il n’y a pas de coefficient en algèbre de Boole.
Exemple :
𝐴𝐵𝐶 + 𝐴𝐵𝐶 + 𝐴𝐵𝐶 + 𝐴𝐵𝐶
𝐴𝐵𝐶 + 𝐴𝐵𝐶 +𝐴𝐵𝐶 + 𝐴𝐵𝐶 +𝐴𝐵𝐶 + 𝐴𝐵𝐶 ↓ d’après (1)
| {z } | {z } | {z }
𝐵𝐶 𝐴𝐶 𝐴𝐵
I Règle 3 :
On peut supprimer un terme superflu, c’est-à-dire déjà inclus dans la

ed
réunion des autres termes.
Exemple 1:
𝐴𝐵 + 𝐵𝐶 + 𝐴𝐶

am
On ne change pas l’expression on multipliant l’un des termes par 1:
𝐴𝐵 + 𝐵𝐶 + 𝐴𝐶 . (𝐵 + 𝐵)
| {z }
1

oh
En développant le dernier terme.

𝐴𝐵 + 𝐵𝐶 + 𝐴𝐶𝐵 + 𝐴𝐶𝐵

M
𝐴𝐵(1 + 𝐶) + 𝐵𝐶(1 + 𝐴)
𝐴𝐵 + 𝐵𝐶
d
Exemple 2:
(𝐴 + 𝐵).(𝐵 + 𝐶).(𝐴 + 𝐶)
ou

On ne change pas l’expression en ajoutant 0 à l’un des termes :

(𝐴 + 𝐵).(𝐵 + 𝐶).(𝐴 + 𝐶 + 𝐵𝐵 )
|{z}
A

On d’enveloppant l’aide de la seconde propriété de la distributivité :

El

(𝐴 + 𝐵).(𝐵 + 𝐶).(𝐴 + 𝐶 + 𝐵).(𝐴 + 𝐶 + 𝐵)

Puis d’après (5) :

(𝐴 + 𝐵).(𝐵 + 𝐶)
ur

I Règle 4 :
Il est a priori preferable de simplifier la forme canonique ayant le nombre
so

de terme minimum.
Exemple 2:
𝑓 (𝐴, 𝐵, 𝐶) = <(2, 3, 4 , 5 , 6 , 7)
as

Avec les poids de 𝐴 = 1, 𝐵 = 2, 𝐶 = 4 c’est-à-dire A est le LSB et C est le

MSB
M

La fonction complément:

𝑓 (𝐴, 𝐵, 𝐶) = <(0 , 1) = 𝐴 𝐵 𝐶 + 𝐴𝐵 𝐶 = 𝐵 𝐶 = 𝐵 + 𝐶

En appliquant le théorème DeMorgan.

Méthode graphique, carte de Karnaugh

Une carte de Karnaugh fournit une méthode systématique pour simplifier les
expressions booléennes et, si elle est correctement utilisée, produira l’expression
SOP ou POS la plus simple possible, connue sous le nom d’expression simplifiée.
Comme vous l’avez vu, l’efficacité de la simplification algébrique dépend de votre
 3 Algèbre booléenne et simplification logique 36

connaissance de toutes les lois, règles et théorèmes de l’algèbre booléenne et de

votre capacité à les appliquer.
Une carte de Karnaugh est similaire à une table de vérité car elle présente toutes
les valeurs possibles des variables d’entrée et la sortie résultante pour chaque
valeur. Au lieu d’être organisée en colonnes et en lignes comme une table de
vérité, la carte de Karnaugh est un tableau de cellules dans lequel chaque cellule
représente une valeur binaire des variables d’entrée. Les cellules sont disposées
de manière à ce que la simplification d’une expression donnée soit simplement
une question de regroupement correct des cellules de type : 𝐴𝐵 + 𝐴𝐵 = 𝐴.

ed
La mise en oeuvre de cette méthode se decompose en deux phase :
I La transcription de la fonction à simplifier dans un tableau de Karnaugh;

am
I La recherche des groupements qui donnent l’expression simplifiée minimale.

Les cartes de Karnaugh peuvent être utilisées pour des expressions à deux, trois,
quatre et cinq variables, mais nous ne discuterons que des situations à 3 et 4
variables pour illustrer les principes. Le nombre de cellules dans une carte de

oh
Karnaugh, ainsi que le nombre de lignes dans une table de vérité, est égal au
nombre total de combinaisons de variables d’entrée possibles. Pour trois variables,
le nombre de cellules est 23 = 8. Pour quatre variables, le nombre de cellules est
24 = 16.

M
La carte de Karnaugh à 3 variables La carte de Karnaugh à 3 variables est un
tableau de huit cellules, comme le montre la figure 3.1. Dans ce cas, A, B et C
sont utilisés pour les variables bien que d’autres lettres puissent être utilisées. Les
d
valeurs binaires de A et B sont le long du côté gauche (notez la séquence) et les
valeurs de C sont en haut. La valeur d’une cellule donnée est les valeurs binaires
ou

de A et B à gauche dans la même ligne combinées avec la valeur de C en haut

dans la même colonne. La figure3.1 montre les termes de produit standard qui
sont représentés par chaque cellule dans la carte de Karnaugh. Figure 3.1: Table de karnaugh à 3 variables
A

La carte de Karnaugh à 4 variables :

La carte de Karnaugh à 4 variables est un tableau de seize cellules, comme le
El

montre la figure 3.2. Les valeurs binaires de A et B sont le long du côté gauche et
les valeurs de C et D sont en haut. La valeur d’une cellule donnée est les valeurs
binaires de A et B à gauche dans la même ligne combinées avec les valeurs binaires
de C et D en haut dans la même colonne.
ur

Les cellules d’une carte de Karnaugh sont disposées de manière à ce qu’il n’y
ait qu’un changement à variable unique entre les cellules adjacentes. L’adjacente
so

est définie par un changement à variable unique. Dans la carte à 3 variables, la

cellule 010 est adjacente à la cellule 000, à la cellule 011 et à la cellule 110. La
cellule 010 n’est pas adjacente à la cellule 001, la cellule 111, la cellule 100 ou
as

la cellule 101. Physiquement, chaque cellule est adjacente aux cellules qui sont Figure 3.2: Table de karnaugh à 4 variables
immédiatement à côté d’elle sur l’un de ses quatre côtés. Une cellule n’est pas
adjacente aux cellules qui touchent en diagonale l’un de ses coins. De même, les
M

cellules de la ligne supérieure sont adjacentes aux cellules correspondantes de la

ligne inférieure et les cellules de la colonne extérieure gauche sont adjacentes aux
cellules correspondantes de la colonne extérieure droite. C’est ce qu’on appelle la
contiguïté «enveloppante» car vous pouvez considérer la carte comme faisant un
tour de haut en bas pour former un cylindre ou de gauche à droite pour former
un cylindre. La figure 3.3 illustre les contiguïtés des cellules avec une carte à 4
variables, bien que les mêmes règles de contiguïté s’appliquent aux cartes de
Karnaugh avec un nombre quelconque de cellules.
Karnaugh Map SOP Minimisation :
Comme indiqué dans la dernière section, la carte de Karnaugh est utilisée pour
simplifier les expressions booléennes à leur forme minimale. Une expression Figure 3.3: Fonctionnement du table de kar-
naugh à 4 variables
SOP minimisée contient le moins de termes possibles avec le moins de variables
 3 Algèbre booléenne et simplification logique 37

possibles par terme. Généralement, une expression SOP minimale peut être
implémentée avec moins de portes logiques qu’une expression standard. Dans
cette section, les cartes de Karnaugh avec jusqu’à quatre variables sont couvertes.
Règles de simplification des expressions SOP :
Le processus qui aboutit à une expression contenant le moins de termes possibles
avec le moins de variables possibles est appelé minimisation. Vous pouvez grouper
les 1 sur la carte de Karnaugh selon les règles suivantes en joignant les cellules
adjacentes contenant des 1. L’objectif est de maximiser la taille des groupes et de
minimiser le nombre de groupes.

ed
1. Le groupement de 2 𝑘 cases doit être en ligne, en colonne, en carré, en
rectangle dans un tableau de Karnaugh à 4 variables au maximum;
2. Un groupement de 2 𝑘 cases resultant de 𝑘 simplifications successives

am
correspond à un terme de (𝑛 − 𝑘) variables;
3. Il faut utiliser tous les 1 au moins une fois dans les groupements. Le résultats
est donné par la réunion des différents groupements;
4. Pour obtenir une expression simplifiée minimale, il faut simultanément :

oh
I Rechercher les groupements les plus grand. il en résulte un nombre
de variables minimum; (a) Exemple 1
I Rechercher les groupement en commençant par les cases qui n’ont

M
qu’une seule façon de se grouper. Ceci permet d’utiliser chaque 1 un
minimum de fois.
d
Exemple

Simplifier les deux fonction suivantes:

ou

(1)
𝑓 (𝐴, 𝐵, 𝐶, 𝐷) = 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶 𝐷 + 𝐴𝐵𝐶 𝐷 + 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶𝐷 + 𝐴𝐵 𝐶𝐷 +
A

𝐴 𝐵 𝐶𝐷 + 𝐴𝐵𝐶𝐷 + 𝐴 𝐵𝐶𝐷 + 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶𝐷 + 𝐴𝐵 𝐶𝐷

(2)
El

𝑍(𝐴, 𝐵, 𝐶, 𝐷) = <(0 , 2 , 4 , 5 , 6 , 8 , 10 , 11 , 12 , 13 , 14)

Solution : (b) Exemple 2
Figure 3.4: Simplification de table de karnaugh
Les figures 3.4 donne le résultat de la simplification.
ur

à 4 variables

Conditions "inconnue" : Table 3.11: Table de vérité d’une porte NAND

so

Parfois, une situation se produit dans laquelle certaines combinaisons de variables Inputs Output
d’entrée ne sont pas autorisées. D C B A Y
as

Par exemple, rappelez-vous que dans le code BCD couvert au chapitre 2, il existe 0 0 0 0 0
six combinaisons non valides: 1010, 1011, 1100, 1101, 1110 et 1111. Étant donné que 0 0 0 1 0
ces états non autorisés ne se produiront jamais dans une application impliquant 0 0 1 0 0
M

le code BCD, ils peuvent être traités comme des termes «ne se soucient pas» en 0 0 1 1 0
ce qui concerne leur effet sur la sortie. Autrement dit, pour ces termes «ne vous 0 1 0 0 0
souciez pas», un 1 ou un 0 peut être affecté à la sortie; cela n’a vraiment pas 0 1 0 1 0
d’importance car ils ne se produiront jamais. 0 1 1 0 0
0 1 1 1 1
Les termes «inconnue» peuvent être utilisés à bon escient sur la carte de Kar- 1 0 0 0 1
naugh. 1 0 0 1 1
Le tableau 4.6 montre que pour chaque terme «ne vous souciez pas», un X est 1 0 1 0 X
placé dans la cellule. Lors du regroupement des 1, les X peuvent être traités comme 1 0 1 1 X
des 1 pour faire un plus grand regroupement ou comme des 0 s’ils ne peuvent 1 1 0 0 X
pas être utilisés pour avancer. Plus un groupe est grand, plus le terme résultant 1 1 0 1 X
sera simple. 1 1 1 0 X
1 1 1 1 X
 3 Algèbre booléenne et simplification logique 38

La table de vérité de la figure 3.11 décrit une fonction logique qui a une sortie 1
uniquement lorsque le code BCD pour 7, 8 ou 9 est présent sur les entrées. Si le
«ne se soucie pas» est utilisé comme 1, l’expression résultante pour la fonction
est D + ABC, comme indiqué dans la partie 3.5. Si les «ne se soucient pas» ne
sont pas utilisés comme des 1, l’expression résultante est 𝐵¯ 𝐶𝐷
¯ + 𝐴𝐵𝐶 𝐷 ¯ ; afin que
vous puissiez voir l’avantage d’utiliser des termes «ne vous en souciez pas» pour
obtenir l’expression la plus simple.
Karnaugh Map Minimisation POS :
Dans la dernière section, vous avez étudié la minimisation d’une expression SOP

ed
à l’aide d’une carte de Karnaugh. Dans cette section, nous nous concentrons sur
les expressions POS. Les approches sont sensiblement les mêmes, sauf qu’avec les Figure 3.5: Fonction Karnaugh à 4 variables
expressions POS, des 0 représentant les termes de somme standard sont placés

am
sur la carte de Karnaugh au lieu de 1.
Simplification d’une expression POS standard :
Pour une expression POS sous forme standard, un 0 est placé sur la carte de

oh
Karnaugh pour chaque terme de somme dans l’expression. Chaque 0 est placé
dans une cellule correspondant à la valeur d’un terme somme. Par exemple, pour
le terme de somme A + B + C, un 0 va dans la cellule 010 sur une carte à 3
variables.

M
Lorsqu’une expression POS est complètement mappée, il y aura un nombre de 0
sur la carte de Karnaugh égal au nombre de termes de somme dans l’expression
POS standard.
d
Les cellules qui n’ont pas de 0 sont les cellules pour lesquelles l’expression est
ou

1. Habituellement, lorsque vous travaillez avec des expressions POS, les 1 sont
laissés de côté.
Les étapes suivantes et l’illustration de la figure3.6 montrent le processus de
A

simplification.
El
ur
so
as

Figure 3.6: Fonction Karnaugh à 4 variables

M

Étape 1: Déterminez la valeur binaire de chaque terme de somme dans l’expression

POS standard. Il s’agit de la valeur binaire qui rend le terme égal à 0.
Étape 2: Au fur et à mesure de l’évaluation de chaque somme, placez un 0 sur la
carte de Karnaugh dans la cellule correspondante.
M
as
so
ur
El
A
ou
d Porte logique

M
oh
am
ed
 ed
4 Porte Logique

am
oh
L’algèbre booléenne n’est pas seulement utilisée comme un outil d’analyse et de 4.1 L’inverseur . . . . . . . . . 40
simplification des systèmes logiques. Elle peut également être utilisé comme outil 4.2 La porte ET . . . . . . . . . 42

M
pour créer un circuit logique qui produira la relation entrée / sortie souhaitée. 4.3 La porte OU . . . . . . . . 44
Ce processus est souvent appelé synthèse de circuits logiques par opposition 4.4 La porte NAND : . . . . . 46
4.5 La porte NOR : . . . . . . . 47
à analyse. D’autres techniques ont été utilisées dans l’analyse, la synthèse et
4.6 Universalité des portes
la documentation des systèmes et circuits logiques, y compris les tables de
d
NAND et des portes NOR . 48
vérité, les symboles schématiques, les chronogrammes et - dernier mais non 4.7 La porte OU exclusif : . . 49
le moindre - langage. Pour catégoriser ces méthodes, nous pourrions dire que 4.8 La porte NON Exclusive . 49
ou

l’algèbre booléenne est un outil mathématique, les tables de vérité sont des 4.9 Portes logiques à fonction
outils d’organisation des données, les symboles schématiques sont des outils de fixe . . . . . . . . . . . . . . . . 50
dessin, les chronogrammes sont des outils graphiques et le langage est l’outil de
A

description universel. Aujourd’hui, n’importe lequel de ces outils peut être utilisé
pour fournir des données aux ordinateurs. Les ordinateurs peuvent être utilisés
pour simplifier et traduire entre ces diverses formes de description et finalement
El

fournir une sortie sous la forme nécessaire pour mettre en œuvre un système
numérique. Pour tirer parti des puissants avantages des logiciels informatiques,
nous devons d’abord comprendre pleinement les manières acceptables de décrire
ces systèmes en des termes que l’ordinateur peut comprendre. Ce chapitre jettera
ur

les bases d’une étude plus approfondie de ces outils vitaux de synthèse et d’analyse
des systèmes numériques.
so

Il est clair que les outils décrits ici sont des outils précieux pour décrire, analyser,
concevoir et mettre en œuvre des circuits numériques.
Ce chapitre met l’accent sur le fonctionnement, l’application et le dépannage des
as

portes logiques. La relation entre les formes d’onde d’entrée et de sortie d’une
porte à l’aide de chronogrammes est entièrement couverte. Les symboles logiques
utilisés pour représenter les portes logiques sont conformes à la norme ANSI
M

(a)
/ IEEE 91-1984 / Std. 91a-1991. Cette norme a été adoptée par l’industrie privée
et l’armée pour être utilisée dans la documentation interne ainsi que dans la
littérature publiée.

4.1 L’inverseur

L’inverseur (NOT circuit) effectue l’opération appelée inversion ou complémenta-

tion. l’inverseur passe d’un niveau logique au niveau opposé. En termes de bits, il
(b)
change un 1 en 0 et un 0 en 1. Les symboles logiques standard pour l’inverseur
Figure 4.1: Symboles logiques standard pour
sont illustrés à la figure 4.1. l’inverseur (ANSI / IEEE Std. 91-1984 / Std.
91a-1991).
 4 Porte Logique 41

La figure 4.1a montre les symboles de forme distinctifs et la partie 4.1b montre
les symboles de contour rectangulaires. Dans ce manuel, des symboles de forme
distinctifs sont généralement utilisés; cependant, les symboles de contour rectan-
gulaires se trouvent dans de nombreuses publications de l’industrie, et vous devez
également vous familiariser avec eux. (Les symboles logiques sont conformes à la
norme ANSI / IEEE 91-1984 et à son supplément 91a-1991.)
Les indicateurs de négation et de polarité :
L’indicateur de négation est une «bulle» ◦ qui indique une inversion ou une
complémentation lorsqu’elle apparaît à l’entrée ou à la sortie de tout élément

ed
logique, comme le montre la figure 4.1a pour l’inverseur. Généralement, les entrées
sont à gauche d’un symbole logique et la sortie est à droite. Lorsqu’elle apparaît
sur l’entrée, la bulle signifie qu’un 0 est l’état d’entrée actif ou affirmé, et l’entrée

am
est appelée une entrée active-LOW. Lorsqu’elle apparaît sur la sortie, la bulle
signifie qu’un 0 est l’état de sortie actif ou affirmé, et la sortie est appelée sortie
active-LOW. L’absence de bulle sur l’entrée ou la sortie signifie qu’un 1 est l’état
actif ou affirmé, et dans ce cas, l’entrée ou la sortie est appelée active-HIGH.

oh
L’indicateur de polarité ou de niveau est un «triangle» comme indiqué figure 4.1b
qui indique l’inversion quand il apparaît sur l’entrée ou la sortie d’un élément
logique, comme le montre la figure 4.1b. Lorsqu’il apparaît sur l’entrée, cela

M
signifie qu’un niveau BAS est l’état d’entrée actif ou affirmé. Lorsqu’il apparaît
sur la sortie, cela signifie qu’un niveau BAS est l’état de sortie actif ou affirmé.
L’un ou l’autre indicateur (bulle ou triangle) peut être utilisé à la fois sur des
symboles de forme distinctifs et sur des symboles de contour rectangulaires. La
d
figure 4.1a indique les principaux symboles de l’inverseur utilisés dans ce texte.
Notez qu’un changement dans le placement de l’indicateur de négation ou de
ou

polarité n’implique pas un changement dans le fonctionnement d’un inverseur.

Table de vérité de l’inverseur :
A

Lorsqu’un niveau HIGH est appliqué à une entrée de l’inverseur, un niveau LOW
apparaît sur sa sortie. Lorsqu’un niveau LOW est appliqué à son entrée, un HIGH
apparaît sur sa sortie. Cette opération est résumée dans le Tableau 4.1, qui montre
El

la sortie de chaque entrée possible en termes de niveaux et de bits correspondants.

Une table comme celle-ci est appelée table de vérité.
Table 4.1: Table de vérité Inverseur
Fonctionnement de l’inverseur :
ur

La figure 4.2 montre la sortie d’un inverseur pour une entrée d’impulsion, où 𝑡1 et Input Output
𝑡2 indiquent les points correspondants sur les formes d’onde d’impulsion d’entrée LOW (0) HIGH (1)
et de sortie. Lorsque l’entrée est LOW, la sortie est HIGH; lorsque l’entrée est HIGH (1) LOW (0)
so

ÉLEVÉE, la sortie est FAIBLE, produisant ainsi une impulsion de sortie inversée.
as
M

Figure 4.2: Fonctionnement du circuit in-

verseur avec une entrée d’impulsion

Chronogramme : La relation temporelle de l’impulsion de sortie à l’impulsion

d’entrée sur la figure 4.2 peut être représentée avec un chronogramme simple en
alignant les deux impulsions de sorte que les occurrences des fronts d’impulsion ap-
paraissent dans la relation temporelle appropriée. Le front montant de l’impulsion
d’entrée et le front descendant de l’impulsion de sortie se produisent en même
temps (idéalement). De même, le front descendant de l’impulsion d’entrée et le
front montant de l’impulsion de sortie se produisent en même temps (idéalement).
Cette relation temporelle est illustrée à la figure 4.3. En pratique, il y a un très
petit retard entre la transition d’entrée et la transition de sortie correspondante.
Les chronogrammes sont particulièrement utiles pour illustrer la relation temporelle des Figure 4.3: Chronogramme de la porte in-
verseur
formes d’onde numériques avec plusieurs impulsions .
 4 Porte Logique 42

Expression logique pour un inverseur :

Dans l’algèbre booléenne, qui est la mathématique des circuits logiques et qui a
été traitée en détail au chapitre précédent, une variable est généralement désignée
par une ou deux lettres bien qu’il puisse y en avoir plus. Les lettres proches du
début de l’alphabet désignent généralement des entrées, tandis que les lettres
proches de la fin de l’alphabet désignent généralement des sorties. Le complément
d’une variable est désigné par une barre sur la lettre. Une variable peut prendre
une valeur de 1 ou 0. Si une variable donnée est 1, son complément est 0 et vice
versa.

ed
Le fonctionnement d’un inverseur (circuit NON) peut être exprimé comme suit: Figure 4.4: Circuit logique de l’inverseur
si la variable d’entrée est appelée A et la variable de sortie est appelée X, alors :

am
𝑋=𝐴

Cette expression indique que la sortie est le complément de l’entrée, donc si A = 0,

alors X = 1, et si A = 1, alors X = 0. La figure 4.4 illustre cela. La variable complétée
A peut être lue comme «A bar» ou «not A.»

oh
4.2 La porte ET

M
La porte ET est l’une des portes de base qui peuvent être combinées pour former
n’importe quelle fonction logique. Une porte ET peut avoir deux entrées ou plus
d
et effectue ce que l’on appelle la multiplication logique.
ou
Le terme porte a été introduit au chapitre précédent est utilisé pour décrire un
(a)
circuit qui effectue une opération logique de base. La porte ET est composée
de deux entrées ou plus et d’une seule sortie, comme indiqué par les symboles
logiques standard illustrés à la Figure 4.5. Les entrées sont à gauche et la sortie à
A

droite dans chaque symbole. Les portes avec deux entrées sont affichées; cependant,
une porte ET peut avoir n’importe quel nombre d’entrées supérieur à un. Bien
que des exemples de symboles de forme distinctifs et de symboles de contour
El

(b)
rectangulaires soient présentés, le symbole de forme distinctif, illustré dans la
Figure 4.5: Symboles logiques (ANSI / IEEE
partie (a), est utilisé principalement dans ce cours. Std. 91-1984 / Std. 91a-1991).
Fonctionnement d’une porte ET :
ur

Une porte ET produit une sortie ÉLEVÉE uniquement lorsque toutes les entrées
sont ÉLEVÉES. Lorsqu’une des entrées est FAIBLE, la sortie est FAIBLE. Par
conséquent, le but de base d’une porte ET est de déterminer quand certaines
so

conditions sont simultanément vraies, comme indiqué par les niveaux HIGH sur
toutes ses entrées, et de produire un HIGH sur sa sortie pour indiquer que toutes
as

ces conditions sontvrai. Les entrées de la porte ET à 2 entrées de la figure 4.5 sont
étiquetées A et B et la sortie est étiquetée X.
Le fonctionnement logique d’une porte peut être exprimé avec une table de vérité
M

qui répertorie toutes les combinaisons d’entrées avec les sorties correspondantes,
comme illustré dans la table 4.2 pour une porte ET à 2 entrées. La table de vérité
peut être étendue à n’importe quel nombre d’entrées. Bien que les termes HIGH et
LOW aient tendance à donner un sens «physique» aux états d’entrée et de sortie,
la table de vérité est représentée avec 1 et 0; un HIGH équivaut à un 1 et un LOW
équivaut à un 0 en logique positive. Pour n’importe quelle porte ET, quel que soit Table 4.2: Table de vérité d’une porte ET
le nombre d’entrées, la sortie n’est ÉLEVÉE que lorsque toutes les entrées sont
Inputs Output
ÉLEVÉES.
B A X=A.B
Le nombre total de combinaisons possibles d’entrées binaires vers une porte est 0 0 0
déterminé par la formule suivante: 0 1 0
1 0 0
𝑁 = 2𝑛 1 1 1
 4 Porte Logique 43

où : N est le nombre de combinaisons d’entrée possibles et n est le nombre de

variables d’entrée.
Fonctionnement de la porte ET avec entrées de forme d’onde :
Dans la plupart des applications, les entrées d’une porte ne sont pas des niveaux
fixes mais des formes d’onde de tension qui changent fréquemment entre les
niveaux logiques ÉLEVÉ et BAS. Examinons maintenant le fonctionnement des
portes ET avec des entrées de forme d’onde d’impulsion, en gardant à l’esprit
qu’une porte ET obéit au fonctionnement de la table de vérité, que ses entrées
soient des niveaux constants ou des niveaux qui changent d’avant en arrière.

ed
Examinons le fonctionnement de la forme d’onde d’une porte ET en examinant
les entrées les unes par rapport aux autres afin de déterminer le niveau de sortie à
un instant donné.

am
oh
M
d
Figure 4.6: Exemple de fonctionnement de la
porte ET avec un chronogramme montrant les
ou

relations entre l’entrée et la sortie.

Dans la figure 4.6 , les entrées A et B sont toutes les deux HIGH (1) pendant
l’intervalle de temps, 𝑡1 , ce qui rend la sortie X HIGH (1) pendant cet intervalle.
A

Pendant l’intervalle de temps 𝑡2 , l’entrée A est FAIBLE (0) et l’entrée B est ÉLEVÉE
(1), donc la sortie est FAIBLE (0). Pendant l’intervalle de temps 𝑡3 , les deux entrées
sont à nouveau ÉLEVÉES (1), et donc la sortie est ÉLEVÉE (1). Pendant l’intervalle
El

de temps 𝑡4 , l’entrée A est HIGH (1) et l’entrée B est LOW (0), ce qui donne une
sortie LOW (0). Enfin, pendant l’intervalle de temps 𝑡5 , l’entrée A est FAIBLE (0),
l’entrée B est FAIBLE (0), et la sortie est donc FAIBLE (0).
ur

N’oubliez pas que lors de l’analyse du fonctionnement de la forme d’onde des

portes logiques, il est important de prêter une attention particulière aux relations
temporelles de toutes les entrées les unes par rapport aux autres et à la sortie.
so

Expressions logiques pour une porte ET :

La fonction ET logique de deux variables est représentée mathématiquement
as

soit en plaçant un point entre les deux variables, comme A.B, soit en écrivant
simplement les lettres adjacentes sans le point, comme AB. Nous utiliserons
normalement cette dernière notation.
M

Le fonctionnement d’une porte ET à 2 entrées peut être exprimé sous la forme

d’une équation comme suit: si une variable d’entrée est A, si l’autre variable
d’entrée est B et si la variable de sortie est X, alors l’expression booléenne est :

𝑋 = 𝐴𝐵

Applications :

I Un système d’alarme de ceinture de sécurité Dans la figure 4.7, une porte

ET est utilisée dans un simple système d’alarme de ceinture de sécurité
automobile pour détecter le moment où le contacteur d’allumage est activé
et la ceinture de sécurité débouclée. Si le contacteur d’allumage est sur ON,
un HIGH est produit sur l’entrée A de la porte ET. Si la ceinture de sécurité
 4 Porte Logique 44

n’est pas bouclée correctement, un HIGH est produit sur l’entrée B de la

porte ET.

ed
Figure 4.7: Exemple de fonctionnement de la
porte ET avec un chronogramme montrant les

am
relations entre l’entrée et la sortie.

De plus, lorsque le contacteur d’allumage est mis sur ON, un temporisateur

est démarré qui produit un HIGH sur l’entrée C pendant 30 s. Si les trois
conditions existent, c’est-à-dire si le contact est mis et que la ceinture de

oh
sécurité est débouclée et que la minuterie fonctionne, la sortie de la porte ET
est ÉLEVÉE et une alarme sonore est activée pour rappeler le conducteur.
I On peut Utiliser NI/Multisim pour simuler une porte ET à 3 entrées avec

M
des formes d’onde d’entrée qui parcourent les nombres binaires de 0 à 9.
I Utilisez le générateur de mots Multisim en mode compteur pour fournir la
combinaison de formes d’onde représentant la séquence binaire, comme
illustré à la figure 4.8. Les trois premières formes d’onde sur l’écran de
d
l’oscilloscope sont les entrées et la forme d’onde inférieure est la sortie.
ou
A
El
ur
so
as
M

Figure 4.8: Exemple de fonctionnement de la porte ET avec un chronogramme montrant les relations entre l’entrée et la sortie.

4.3 La porte OU

La porte OU est une autre des portes de base à partir desquelles toutes les fonctions
logiques sont construites. Une porte OU peut avoir deux entrées ou plus et effectue
ce que l’on appelle l’addition logique. Une porte OU a deux entrées ou plus et
une sortie, comme indiqué par les symboles logiques standard de la figure 4.9,
où les portes OU avec deux entrées sont illustrées. Une porte OU peut avoir un
nombre d’entrées supérieur à un. Bien que les symboles de forme distinctive et
 4 Porte Logique 45

de contour rectangulaire soient représentés, le symbole de forme OU de porte

distinctif est utilisé dans ce manuel.
Fonctionnement d’une porte OU :
(a)
Une porte OU produit un HIGH sur la sortie lorsque l’une des entrées est HIGH.
La sortie est FAIBLE uniquement lorsque toutes les entrées sont FAIBLES. Par
conséquent, une porte OU détermine quand une ou plusieurs de ses entrées sont
ÉLEVÉES et produit un ÉLEVÉ sur sa sortie pour indiquer cette condition. Les
entrées de la porte OU à 2 entrées de la figure 4.9 sont étiquetées A et B et la sortie
est étiquetée X. Le fonctionnement de la porte peut être défini comme suit:

ed
(b)
Pour une porte OU à 2 entrées, la sortie X est ÉLEVÉE lorsque l’entrée A ou Figure 4.9: Symboles logiques standard pour
l’entrée B est ÉLEVÉE, ou lorsque A et B sont ÉLEVÉS; X est FAIBLE uniquement la porte ET (ANSI / IEEE Std. 91-1984 / Std.
91a-1991).

am
lorsque A et B sont FAIBLES. Le niveau HAUT est le niveau de sortie actif ou
confirmé pour la porte OU.
Le fonctionnement d’une porte OU à 2 entrées est décrit dans le Tableau 4.3. Cette
table de vérité peut être étendue pour n’importe quel nombre d’entrées; mais quel

oh
que soit le nombre d’entrées, la sortie est ÉLEVÉE lorsqu’une ou plusieurs des
entrées sont ÉLEVÉES.
Opération de porte OU avec entrées de forme d’onde :

M
Voyons maintenant le fonctionnement d’une porte OU avec des entrées de forme
d’onde d’impulsion, en gardant à l’esprit son fonctionnement logique. Encore
une fois, la chose importante dans l’analyse du fonctionnement de la porte avec
d
des formes d’onde d’impulsion est la relation temporelle de toutes les formes
d’onde impliquées. Par exemple, sur la figure 4.10, les entrées A et B sont toutes les
ou

deux HIGH (1) pendant l’intervalle de temps 𝑡1 , ce qui rend la sortie X HIGH (1).
Pendant l’intervalle de temps 𝑡2 , l’entrée A est LOW (0), mais parce que l’entrée
B est HIGH (1), la sortie est HIGH (1). Les deux entrées sont LOW (0) pendant
l’intervalle de temps 𝑡3 , il y a donc une sortie LOW (0) pendant ce temps. Pendant
A

l’intervalle de temps 𝑡4 , la sortie est HIGH (1) car l’entrée A est HIGH (1).
Table 4.3: Table de vérité d’une porte OU
El

Inputs Output
B A X=A+B
0 0 0
ur

0 1 1
1 0 1
1 1 1
so
as
M

Figure 4.10: Exemple de fonctionnement de la

porte OU avec un chronogramme montrant les
relations temporelles d’entrée et de sortie.

Expressions logiques pour une porte OU :

La fonction OU logique de deux variables est représentée mathématiquement
par un + entre les deux variables, par exemple A + B. Le signe plus est lu comme
«OU».
L’ajout en algèbre booléenne implique des variables dont les valeurs sont soit
binaires 1 soit binaires 0. Les règles de base pour l’addition booléenne sont les
suivantes suivanr la table 4.3.
Application :
 4 Porte Logique 46

Une partie simplifiée d’un système de détection et d’alarme d’intrusion est illustrée
à la figure 4.11. Ce système pourrait être utilisé pour une pièce d’une maison -
une pièce avec deux fenêtres et une porte. Les capteurs sont des interrupteurs
magnétiques qui produisent une sortie ÉLEVÉE lorsqu’ils sont ouverts et une
sortie BASSE lorsqu’ils sont fermés. Tant que les fenêtres et la porte sont sécurisées,
les interrupteurs sont fermés et les trois entrées de la porte OU sont FAIBLES.
Lorsque l’une des fenêtres ou de la porte est ouverte, un HAUT est produit sur
cette entrée de la porte OU et la sortie de la porte passe HAUTE. Il active ensuite
et verrouille un circuit d’alarme pour avertir de l’intrusion.

ed
am
oh
M Figure 4.11: Exemple de fonctionnement de la
porte OU avec un chronogramme montrant les
relations temporelles d’entrée et de sortie.
d
ou

4.4 La porte NAND :

La porte NAND est un élément logique très utilisée car elle peut être utilisée
A

comme porte universelle; c’est-à-dire que les portes NAND peuvent être utilisées
en combinaison pour effectuer les opérations ET, OU et NON c’est pour ça elle est
dite opérateur complet. La propriété universelle de la porte NAND sera examinée
El

en détail au chapitre suivant.

(a)
Le terme NAND est une contraction de NOT-AND et implique une fonction AND
avec une sortie complétée (inversée). Le symbole logique standard d’une porte
ur

NAND à 2 entrées et son équivalence avec une porte ET suivie d’un inverseur
sont illustrés à la figure 4.12, un symbole de contour rectangulaire est illustré dans
la partie figure4.12b.
so

Fonctionnement d’une porte NAND : Une porte NON-ET produit une sortie
(b) Gr
BASSE uniquement lorsque toutes les entrées sont ÉLEVÉES. Lorsqu’une des
Figure 4.12: Symboles logiques de porte
as

entrées est LOW, la sortie sera HIGH. Pour le cas spécifique d’une porte NAND à NAND standard (ANSI / IEEE Std. 91-1984
2 entrées, comme le montre la figure 4.12 avec les entrées étiquetées A et B et la / Std. 91a-1991
sortie étiquetée X, le fonctionnement peut être déclaré comme suit:
M

Pour une porte NON-ET à 2 entrées, la sortie X est FAIBLE uniquement lorsque
les entrées A et B sont ÉLEVÉES; X est ÉLEVÉ lorsque A ou B est BAS, ou lorsque
A et B sont BAS.
Cette opération est opposée à celle de l’ET en termes de niveau de sortie. Dans une
porte NON-ET, le niveau BAS (0) est le niveau de sortie actif ou affirmé, comme Table 4.4: Table de vérité d’une porte NAND
indiqué par la bulle sur la sortie.
Inputs Output
Le tableau 4.4 est la table de vérité résumant le fonctionnement logique de la
porte NAND à 2 entrées.
B A 𝑋 = 𝐴.𝐵
0 0 1
0 1 1
1 0 1
1 1 0
 4 Porte Logique 47

4.5 La porte NOR :

La porte NOR, comme la porte NAND, est un élément logique utile car elle peut
également être utilisée comme porte universelle; c’est-à-dire que les portes NOR
peuvent être utilisées en combinaison pour effectuer les opérations ET, OU et
NON c’est pour ça elle est dite opérateur complet. La propriété universelle de la
porte NOR sera examinée en détail au chapitre suivant.
(a)
Le terme NOR est une contraction de NON-OU et implique une fonction OU avec
une sortie inversée (complétée). Le symbole logique standard d’une porte NOR

ed
à 2 entrées et de sa porte OU équivalente suivie d’un onduleur est illustré à la
figure 4.13a. Un symbole de contour rectangulaire est illustré dans la partie figure
4.13b.

am
Fonctionnement d’une porte NOR :
(b)
Une porte NOR produit une sortie LOW lorsque l’une de ses entrées est HIGH. Figure 4.13: Symboles logiques de porte NOR
Ce n’est que lorsque toutes ses entrées sont LOW que la sortie HIGH. Pour le standard (ANSI / IEEE Std. 91-1984 / Std. 91a-
1991)

oh
cas spécifique d’une porte NOR à 2 entrées, comme le montre la figure 4.13 avec
les entrées étiquetées A et B et la sortie étiquetée X, le fonctionnement peut être
déclaré comme suit:

M
1. Pour une porte NOR à 2 entrées, la sortie X est FAIBLE lorsque l’entrée A ou
l’entrée B est ÉLEVÉE, ou lorsque A et B sont ÉLEVÉES; X est ÉLEVÉ uniquement
lorsque A et B sont FAIBLES.
Table 4.5: Table de vérité d’une porte NOR
d
Application :
Dans le cadre du système de surveillance fonctionnelle d’un aéronef, un circuit Inputs Output
ou

est nécessaire pour indiquer l’état des trains d’atterrissage avant l’atterrissage. B A 𝑋 =𝐴+𝐵
Un affichage LED vert s’allume si les trois vitesses sont correctement étendues 0 0 1
lorsque l’interrupteur de «démultiplication» a été activé en vue de l’atterrissage. 0 1 0
A

Un affichage à LED rouge s’allume si l’un des engrenages ne parvient pas à 1 0 0

s’étendre correctement avant l’atterrissage. Lorsqu’un train d’atterrissage est sorti, 1 1 1
son capteur produit une tension BASSE. Lorsqu’un train d’atterrissage est rentré,
El

son capteur produit une HAUTE tension. L’alimentation n’est appliquée au circuit
ur
so
as
M

Figure 4.14: Exemple de ftie.

que lorsque l’interrupteur de «réduction de vitesse» est activé. Utilisez une porte
NOR pour chacune des deux exigences, comme illustré dans la figure 4.14. Une
porte NON-OU fonctionne comme un ET négatif pour détecter un BAS de chacun
des trois capteurs du train d’atterrissage. Lorsque les trois entrées de la porte
sont BAS, les trois trains d’atterrissage sont correctement étendus et la sortie
HAUTE résultante de la porte négative ET allume l’affichage LED vert. L’autre
porte NOR fonctionne comme un NOR pour détecter si un ou plusieurs des trains
d’atterrissage restent rentrés lorsque l’interrupteur de «changement de vitesse»
est activé. Lorsqu’un ou plusieurs trains d’atterrissage restent rentrés, le HAUT
 4 Porte Logique 48

résultant du capteur est détecté par la porte NOR, qui produit une sortie BAS
pour allumer l’affichage d’avertissement à LED rouge.

4.6 Universalité des portes NAND et des portes NOR

Toutes les expressions booléennes sont constituées de diverses combinaisons des

opérations de base de OR, AND et NO. Par conséquent, toute expression peut être
implémentée en utilisant des combinaisons de portes OU, de portes ET et NO.

ed
Il est cependant possible d’implémenter n’importe quelle expression logique en
utilisant uniquement des portes NAND, NOR et aucun autre type de porte ont
les appellent opérateurs complets.

am
En effet, les portes NAND, dans la bonne combinaison, peuvent être utilisées
pour effectuer chacune des opérations booléennes OR, AND et INVERT. Ceci est
démontré dans la figure 4.15a.

oh
M
(a) d
(b)
ou
A

Figure 4.15: Opérateur NAND comme opéra-

(c) teur complet.
El

Premièrement, dans la Figure 4.15b, nous avons une porte NAND à deux entrées
dont les entrées sont volontairement connectées ensemble de sorte que la variable
A est appliquée aux deux. Dans cette configuration, le NAND agit simplement
ur

comme INVERTER car sa sortie est 𝑥 = 𝐴.𝐴 = 𝐴.

Dans la figure 4.15c, nous avons deux portes NAND connectées de sorte que
so

l’opération ET soit effectuée. La porte NAND 2 est utilisée comme INVERTER

pour changer 𝐴𝐵 en 𝐴𝐵 = 𝐴𝐵, qui est la fonction AND souhaitée.
as

L’opération OU peut être mise en œuvre en utilisant des portes NAND connectées
comme illustré à la figure 4.15c. Ici, les portes NAND 1 et 2 sont utilisées comme
INVERTER pour inverser les entrées, de sorte que la sortie finale soit 𝐴 . 𝐵, qui
M

peut être simplifiée à 𝑥 = 𝐴 + 𝐵 en utilisant le théorème de DeMorgan.

D’une manière similaire, on peut montrer que les portes NOR peuvent être
agencées pour mettre en œuvre l’une quelconque des opérations booléennes. Ceci
est illustré à la figure 4.16.
La figure 4.16a montre qu’une porte NOR avec ses entrées connectées ensemble
se comporte comme un INVERTER car la sortie est 𝑥 = 𝐴 + 𝐴 = 𝐴
Sur la figure 4.16b, deux portes NOR sont agencées de sorte que l’opération OU
soit effectuée. La porte NOR 2 est utilisée comme INVERTER pour changer 𝐴 + 𝐵
en 𝐴 + 𝐵 = 𝐴 + 𝐵, qui est la fonction OU souhaitée.
L’opération ET peut être mise en œuvre avec des portes NOR comme le montre
la Figure 4.16c. Ici, les portes NOR 1 et 2 sont utilisées comme INVERTER pour
 4 Porte Logique 49

inverser les entrées, de sorte que la sortie finale soit 𝑥 = 𝐴 + 𝐵, qui peut être
simplifiée en 𝑥 = 𝐴.𝐵 en utilisant le théorème de DeMorgan.

(a)

ed
(b)

am
oh
Figure 4.16: Opérateur NOR comme opérateur
(c) complet.

M
Puisque n’importe laquelle des opérations booléennes peut être implémentée en
utilisant uniquement des portes NAND, tout circuit logique peut être construit en
utilisant uniquement des portes NAND. La même chose est vraie pour les portes
NOR. Cette caractéristique des portes NAND et NOR peut être très utile dans la
d
conception de circuits logiques.
ou

4.7 La porte OU exclusif :

A

(a)
Les symboles standard pour une porte OU exclusif (XOR pour abrégé) sont
illustrés à la Figure 4.17. La porte XOR n’a que deux entrées. La porte OU exclusif
effectue l’addition de modulo-2. La sortie d’une porte OU exclusif n’est ÉLEVÉE
El

que lorsque les deux entrées sont à des niveaux logiques opposés. Cette opération
peut être déclarée comme suit en référence aux entrées A et B et à la sortie X:
(b) Gr
𝑋 =𝐴⊕𝐵
ur

Figure 4.17: Symboles logiques de porte NOR

standard (ANSI / IEEE Std. 91-1984 / Std. 91a-
1991)
so

Pour une porte OU exclusif, la sortie X est ÉLEVÉE lorsque l’entrée A est FAIBLE
et l’entrée B est ÉLEVÉE, ou lorsque l’entrée A est ÉLEVÉE et l’entrée B est FAIBLE;
X est BAS lorsque A et B sont tous les deux ÉLEVÉS ou BAS. Le niveau HIGH est
as

le niveau de sortie actif ou affirmé et ne se produit que lorsque les entrées sont
à des niveaux opposés. Le fonctionnement d’une porte XOR est résumé dans la
table de vérité présentée dans le Tableau 4.6.
M

Table 4.6: Table de vérité d’une porte XOR

4.8 La porte NON Exclusive Inputs Output

B A 𝑋 =𝐴⊕𝐵
0 0 0
Les symboles standard pour une porte exclusive NOR (XNOR) sont illustrés à la
0 1 1
Figure 4.18. Comme la porte XOR, un XNOR n’a que deux entrées. La bulle sur
1 0 1
la sortie du symbole XNOR indique que sa sortie est opposée à celle de la porte
1 1 0
XOR. Lorsque les deux niveaux logiques d’entrée sont opposés, la sortie de la
porte NON-OU exclusif est FAIBLE.
Le fonctionnement peut être déclaré comme suit (A et B sont des entrées, X est la
sortie): Pour une porte NON-OU exclusif, la sortie X est FAIBLE lorsque l’entrée
 4 Porte Logique 50

A est FAIBLE et l’entrée B est ÉLEVÉE, ou lorsque A est ÉLEVÉE et B est FAIBLE;
X est ÉLEVÉ lorsque A et B sont tous les deux ÉLEVÉS ou BAS.
Application :
(a)
Une porte OU exclusif peut être utilisée comme additionneur modulo-2 à deux
bits. Rappelez-vous du chapitre 2 que les bases des additions binaires sont les
suivantes: 0 + 0 = 0,0 + 1 = 1,1 + 0 = 1 et 1 + 1 = 10.
Un examen de la table de vérité pour une porte XOR montre que sa sortie est la
somme binaire des deux bits d’entrée. Dans le cas où les entrées sont toutes les
(b) Gr

ed
deux 1, la sortie est la somme 0, mais vous perdez le report de 1.
Figure 4.18: Symboles logiques de porte NOR
standard (ANSI / IEEE Std. 91-1984 / Std. 91a-
Au chapitre suivant, vous verrez comment les portes XOR sont combinées pour
1991)
créer des circuits d’addition complets. Le tableau 4.6. illustre une porte XOR

am
utilisée comme additionneur modulo-2. Table 4.7: Table de vérité d’une porte NXOR

Inputs Output
4.9 Portes logiques à fonction fixe B A 𝑋 =𝐴𝐵

oh
0 0 1
0 1 0
Les circuits intégrés logiques à fonction fixe existent depuis longtemps et sont
1 0 0
disponibles dans une variété de fonctions logiques.
1 1 1

M
Un (CI) à fonction fixe est livré avec des fonctions logiques qui ne peuvent
pas être programmées et ne peuvent pas être modifiées. Bien que la tendance
technologique soit définitivement vers la logique programmable, la logique à
d
fonction fixe est utilisée dans des applications spécialisées.
Tous les différents dispositifs logiques à fonction fixe actuellement disponibles
ou

sont mis en œuvre dans deux grandes catégories de technologie de circuit: CMOS
(Semi-conducteur Complémentaire Oxyde Métallique) et bipolaire (également
connu sous le nom de TTL, Transistor-Transistor Logique).
A

Un type de technologie bipolaire disponible dans des appareils très limités est
l’ECL (Logique Couplée à l’Emetteur). Figure 4.19: Schémiché
El

BiCMOS est une autre technologie de circuit intégré qui combine à la fois bipolaire
et CMOS. CMOS est la technologie de circuit la plus dominante.
Fonctions Logic Gate série 74 :
ur

La série 74 est les dispositifs logiques à fonction fixe standard. Le format d’étiquette
de dispositif comprend une ou plusieurs lettres qui identifient le type de famille
de technologies de circuits logiques dans le boîtier IC et deux chiffres ou plus qui
so

identifient le type de fonction logique.

as

74xxyy
xx : Type of IC technology family
Par exemple, 74HC04 est un circuit intégré à fonction fixe qui a six onduleurs
M

dans un boîtier comme indiqué par 04. yy : Type of logic function

Les lettres, HC, après le préfixe 74 identifient la famille de technologies de circuits

comme un type de logique CMOS.
Porte NON logique, NO : La figure 4.20 montre deux configurations de portes
NO à fonction fixe dans la série74 et en CMOS.
Porte ET logique, AND :
La figure 4.21 montre trois configurations de portes ET à fonction fixe dans la
série TTL 74.
Le 74xx08 est un dispositif de porte ET quadruple à 2 entrées, le 74xx11 est un
dispositif de porte ET triple à 3 entrées et le 74xx21 est un dispositif de porte ET
double à 4 entrées.
 4 Porte Logique 51

ed
am
oh
M
Figure 4.20: Périphériques série 74 et CMOS d’une porte NO avec numéros de broches.
d
ou
A
El
ur
so
as

Figure 4.21: Périphériques série 74 ET gate avec numéros de broches.

M

L’étiquette xx peut représenter n’importe laquelle des familles de technologies de

circuits intégrés telles que HC ou LS.
Les numéros sur les entrées et sorties sont les numéros des broches du boîtier
IC.
Porte NAND :
La figure 4.22 montre quatre configurations de portes NAND à fonction fixe de la
série 74.
Le 74xx00 est un dispositif de porte NAND quadruple à 2 entrées.
Le 74xx10 est un dispositif de porte NAND triple à 3 entrées, le 74xx20 est un
dispositif de porte NAND double à 4 entrées et le 74xx30 est un dispositif de
 4 Porte Logique 52

ed
am
Figure 4.22: Périphériques NAND série 74 avec numéros de broches de boîtier.

porte NAND à 8 entrées unique.

oh
Porte OU :
La figure 4.23 montre une porte OU à fonction fixe de la série 74.
Le 74xx32 est un dispositif de porte OU quadruple à 2 entrées.
Porte NOR :
La figure 4.24 montre deux configurations de portes NOR à fonction fixe dans laM
d
série 74.
Le 74xx02 est un dispositif de porte NOR à quatre entrées et le 74xx27 est un
ou

dispositif de porte NOR à trois entrées.

A
El

Figure 4.23: Périphériques NAND série 74 avec

numéros de broches de boîtier.
ur
so
as
M

Figure 4.24: Périphériques NAND série 74 avec

numéros de broches de boîtier.

XOR Gate : La figure 4.25 montre une porte XOR à fonction fixe (OU exclusif) de
la série 74.
Le 74xx86 est une porte XOR quadruple à 2 entrées.
IC Packages :
Tous les CMOS de la série 74 sont compatibles avec les broches avec les mêmes
types d’appareils bipolaires.
Cela signifie qu’un IC numérique CMOS tel que le 74HC00 (quad NAND à 2
entrées), qui contient quatre portes NAND à 2 entrées dans un boîtier IC, a les
 4 Porte Logique 53

mêmes numéros de broches pour chaque entrée et sortie que le dispositif bipolaire
correspondant.
Les boîtiers de circuits intégrés typiques, le boîtier double en ligne (DIP) pour le
montage enfichable ou traversant et le boîtier de circuits intégrés à petit contour
(SOIC) pour le montage en surface, sont illustrés à la figure 4.26. Dans certains
cas, d’autres types de packages sont également disponibles. Le package SOIC est
nettement plus petit que le DIP. Les packages avec une seule porte sont connus
comme peu de logique. La plupart des fonctions de porte logique sont disponibles
et sont implémentés dans une technologie de circuit CMOS. En règle générale,

ed
les portes n’ont que deux entrées et ont une désignation différente de celle des
dispositifs à plusieurs portes. Par exemple, le 74xx1G00 est une seule porte NAND
à 2 entrées.

am
Figure 4.25: Périphériques XOR série 74 avec
numéros de broches de boîtier.

oh
M
d
ou
A
El

Figure 4.26: Boîtiers typiques en ligne (DIP) et à petit contour (SOIC) montrant les numéros de broches et les dimensions de base.
ur

Précautions de manipulation pour CMOS :

La logique CMOS est très sensible à la charge statique et peut être endommagée
par ESD (décharge électrostatique) si elle n’est pas manipulée correctement comme
so

suit:
1. Conserver et expédier dans une mousse conductrice.
as

2. Connectez les instruments à la terre.

3. Connectez le poignet à la terre via une résistance de grande série.
4. Ne retirez pas les appareils du circuit sous tension.
M

5. N’appliquez pas de tension de signal lorsque l’alimentation est coupée.

Familles de circuits logiques série 74 :
Bien que de nombreuses familles de circuits logiques soient devenues obsolètes
et que certaines diminuent rapidement, d’autres sont encore très actives et
disponibles. Le CMOS est le type de technologie de circuit logique le plus
disponible et le plus populaire, et la famille HC (CMOS haute vitesse) est la
plus recommandée pour les nouveaux projets. Pour les bipolaires, la famille LS
(schottky basse puissance) est la plus utilisée. Le HCT, qui est une variante de la
famille HC, est compatible avec les appareils bipolaires comme le LS.
 SN54/74LS30
8-INPUT NAND GATE

ed
8-INPUT NAND GATE
VCC
LOW POWER SCHOTTKY
14 13 12 11 10 9 8

am
oh
J SUFFIX
CERAMIC
1 2 3 4 5 6 7 CASE 632-08
14
GND 1

M N SUFFIX
d
PLASTIC
14 CASE 646-06
ou

D SUFFIX
A

SOIC
14
1 CASE 751A-02
El

ORDERING INFORMATION
SN54LSXXJ Ceramic
SN74LSXXN Plastic
SN74LSXXD SOIC
ur

GUARANTEED OPERATING RANGES

Symbol Parameter Min Typ Max Unit
so

VCC Supply Voltage 54 4.5 5.0 5.5 V

74 4.75 5.0 5.25
TA Operating Ambient Temperature Range 54 – 55 25 125 °C
as

74 0 25 70
IOH Output Current — High 54, 74 – 0.4 mA
IOL Output Current — Low 54 4.0 mA
M

74 8.0

FAST AND LS TTL DATA

5-79
 SN54/74LS30

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Limits
Symbol Parameter Min Typ Max Unit Test Conditions
Guaranteed Input HIGH Voltage for
VIH Input HIGH Voltage 2.0 V
All Inputs
54 0.7 Guaranteed Input LOW Voltage for

ed
VIL Input LOW Voltage V
74 0.8 All Inputs

VIK Input Clamp Diode Voltage – 0.65 – 1.5 V VCC = MIN, IIN = – 18 mA
54 2.5 3.5 V VCC = MIN, IOH = MAX, VIN = VIH

am
VOH Output HIGH Voltage
74 2.7 3.5 V or VIL per Truth Table

54, 74 0.25 0.4 V IOL = 4.0 mA VCC = VCC MIN,

VOL Output LOW Voltage VIN = VIL or VIH
74 0.35 0.5 V IOL = 8.0 mA per Truth Table

oh
20 µA VCC = MAX, VIN = 2.7 V
IIH Input HIGH Current
0.1 mA VCC = MAX, VIN = 7.0 V
IIL Input LOW Current – 0.4 mA VCC = MAX, VIN = 0.4 V

M
IOS Short Circuit Current (Note 1) – 20 –100 mA VCC = MAX
Power Supply Current
ICC Total, Output HIGH 0.5 mA VCC = MAX
d
Total, Output LOW 1.1
Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.
ou

AC CHARACTERISTICS (TA = 25°C)

Limits
Symbol Parameter Min Typ Max Unit Test Conditions
A

tPLH Turn-Off Delay, Input to Output 8.0 15 ns VCC = 5.0 V

tPHL Turn-On Delay, Input to Output 13 20 ns CL = 15 pF
El
ur
so
as
M

FAST AND LS TTL DATA

5-80
 Case 751A-02 D Suffix
14-Pin Plastic "!

 !! (  (   "#! 

SO-14 (" !  "# !# 

 !  "   !

-A- &  

 "  ! " 

 !     " # 

14 8  " #!

 %#   " #!   

 !
-B- P      
 * ! !" $ !" 

* 
1  
7
      
       
   

 

R X 45°

ed
C 
   
G    

 

 
   

    
  
    !  !
K M J      
D   F

am
     

    "  !  !  °
 ) °
 ) °
 ) °
 )

       

     

Case 632-08 J Suffix

oh
14-Pin Ceramic Dual In-Line
-A- "!

 !  "   !

&  

14 8  "  ! 

M

 !  " "   $

-B-    

   &  $ "  

 $ 
1 7 "  " ! "   &


* " # * !" $ !" 

C L
*

      
d
       
    

 
    
ou

    
-T-  
    
   K
     
   !  !

M    
  
F G N 
 
   
A

D   J     ! 
 !

 °
 )  )° °
 )  ) °
    "  !     "  !      
El

Case 646-06 N Suffix

14-Pin Plastic
"!

 ! $" 

''  #!  " #

!" " !"  " %#

14 8
ur

"  "

 ! ( " "  ! $

B    

 ! ( ! " # 
1 7
!

 #   ! "
so

  * !" $ !"   * 

A         
       
F L     

       
as


     

C  
 
  

   

  !  !

N J  
  
M

   
  

    

 


G K 
  ! 
 !
H D M   ° °
 °  °
 
   


FAST AND LS TTL DATA

5-81
 4 Porte Logique 57

ed
am
oh
Table 4.8: Common IC Gates in the TTL and
Part Number
CMOS Families
Gate Name Inputs per Gate Gates per Chip
Basic/TTL LS/TTL HC/CMOS 4000/CMOS

M
Inverter 1 6 7404 74LS04 74HC04 4069
AND 2 4 7408 74LS08 74HC08 4081
3 3 7411 74LS11 74HC11 4073
d
4 2 7421 74LS21 — 4082
OR 2 4 7432 74LS32 74HC32 4071
ou

3 3 — — 74HC4075 4075
4 2 — — — 4072
NAND 2 4 7400 74LS00 74HC00 4011
A

3 3 7410 74LS10 74HC10 4013

4 2 7420 74LS20 74HC20 4012
8 1 7430 74LS30 — 4068
El

12 1 74134 74LS134 — —
13 1 74133 74LS133 — —
NOR 2 4 7402 74LS02 74HC02 4001
3 3 7427 74LS27 74HC27 4025
ur

4 2 7425 74LS25 74HC4002 4002

5 2 74260 74LS260 — —
8 1 — — — 4078
so
as
M